公开(公告)号：CN106409333A

公开(公告)日：2017-02-15

申请号：CN201610806584.0

申请日：2012-07-18

Applicant: 瑞萨电子株式会社

Inventor： 山木贵志

IPC: G11C11/413 ,  G11C5/14

CPC classification number: G11C11/419 ,  G06F1/26 ,  G06F3/0604 ,  G06F3/0629 ,  G06F3/067 ,  G11C5/148 ,  G11C7/22 ,  G11C11/413 ,  G11C11/417 ,  G11C11/418 ,  G11C2207/2227 ,  G11C5/14

Abstract: 在一种半导体器件中，具有由控制信号激活和截止的低能耗模式的各存储模块属于存储块。控制信号的传输路径被设置为以使所述控制信号通过模块内部路径并行输入各存储块中，并且使所述控制信号通过模块内部路径从所述存储块的特定存储模块中输出至下级模块外部路径，所选择的存储块中的特定存储模块的存储容量比属于同一存储块的存储模块的存储容量大。

公开(公告)号：CN101373635B

公开(公告)日：2013-01-16

申请号：CN200810166448.5

申请日：2002-07-22

Applicant: 瑞萨电子株式会社

Inventor： 田中利广 ,  梅本由纪子 ,  平木充 ,  品川裕 ,  藤户正道 ,  铃川一文 ,  古川博之 ,  山木贵志 ,  神垣良昭 ,  南真一 ,  片山弘造 ,  松崎望

IPC: G11C16/04

CPC classification number: G11C16/26 ,  G11C5/025 ,  G11C8/08 ,  G11C16/04 ,  G11C16/0425 ,  G11C16/0433 ,  G11C16/08 ,  G11C16/24 ,  G11C16/30 ,  H01L21/28 ,  H01L21/28273 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11546 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/4234 ,  H01L29/66825 ,  H01L29/7885 ,  H01L29/792

Abstract: 一种半导体器件包括多个非易失存储单元(1)，各个非易失存储单元包含用于信息储存的MOS型第一晶体管区(3)以及对第一晶体管区进行选择的MOS型第二晶体管区(4)。第二晶体管区具有连接到位线的位线电极(16)以及连接到控制栅控制线的控制栅电极(18)。第一晶体管区具有连接到源线的源线电极(10)、连接到存储器栅控制线的存储器栅电极(14)、以及设置在存储器栅电极正下方的电荷储存区(11)。第二晶体管区的栅承受电压低于第一晶体管区的栅承受电压。假设第二晶体管区的栅绝缘膜的厚度被定义为tc，且第一晶体管区的栅绝缘膜的厚度被定义为tm时，则它们具有tc

公开(公告)号：CN106409333B

公开(公告)日：2019-06-14

申请号：CN201610806584.0

申请日：2012-07-18

Applicant: 瑞萨电子株式会社

Inventor： 山木贵志

IPC: G11C11/413 ,  G11C5/14

CPC classification number: G11C11/419 ,  G06F1/26 ,  G06F3/0604 ,  G06F3/0629 ,  G06F3/067 ,  G11C5/148 ,  G11C7/22 ,  G11C11/413 ,  G11C11/417 ,  G11C11/418 ,  G11C2207/2227

Abstract: 在一种半导体器件中，具有由控制信号激活和截止的低能耗模式的各存储模块属于存储块。控制信号的传输路径被设置为以使所述控制信号通过模块内部路径并行输入各存储块中，并且使所述控制信号通过模块内部路径从所述存储块的特定存储模块中输出至下级模块外部路径，所选择的存储块中的特定存储模块的存储容量比属于同一存储块的存储模块的存储容量大。

公开(公告)号：CN102890960B

公开(公告)日：2016-12-21

申请号：CN201210249451.X

申请日：2012-07-18

Applicant: 瑞萨电子株式会社

Inventor： 山木贵志

IPC: G11C11/413 ,  G11C5/14

CPC classification number: G11C11/419 ,  G06F1/26 ,  G06F3/0604 ,  G06F3/0629 ,  G06F3/067 ,  G11C5/148 ,  G11C7/22 ,  G11C11/413 ,  G11C11/417 ,  G11C11/418 ,  G11C2207/2227

Abstract: 在一种半导体器件中，具有由控制信号激活和截止的低能耗模式的各存储模块属于存储块。控制信号的传输路径被设置为以使所述控制信号通过模块内部路径并行输入各存储块中，并且使所述控制信号通过模块内部路径从所述存储块的特定存储模块中输出至下级模块外部路径，所选择的存储块中的特定存储模块的存储容量比属于同一存储块的存储模块的存储容量大。

公开(公告)号：CN102890960A

公开(公告)日：2013-01-23

申请号：CN201210249451.X

申请日：2012-07-18

Applicant: 瑞萨电子株式会社

Inventor： 山木贵志

IPC: G11C11/413 ,  G11C5/14

CPC classification number: G11C11/419 ,  G06F1/26 ,  G06F3/0604 ,  G06F3/0629 ,  G06F3/067 ,  G11C5/148 ,  G11C7/22 ,  G11C11/413 ,  G11C11/417 ,  G11C11/418 ,  G11C2207/2227

Abstract: 在一种半导体器件中，具有由控制信号激活和截止的低能耗模式的各存储模块属于存储块。控制信号的传输路径被设置为以使所述控制信号通过模块内部路径并行输入各存储块中，并且使所述控制信号通过模块内部路径从所述存储块的特定存储模块中输出至下级模块外部路径，所选择的存储块中的特定存储模块的存储容量比属于同一存储块的存储模块的存储容量大。

公开(公告)号：CN107093442B

公开(公告)日：2021-07-06

申请号：CN201611079289.6

申请日：2012-07-18

Applicant: 瑞萨电子株式会社

Inventor： 山木贵志

IPC: G11C5/14 ,  G11C7/22 ,  G11C11/413 ,  G11C11/417

Abstract: 在一种半导体器件中，具有由控制信号激活和截止的低能耗模式的各存储模块属于存储块。控制信号的传输路径被设置为以使所述控制信号通过模块内部路径并行输入各存储块中，并且使所述控制信号通过模块内部路径从所述存储块的特定存储模块中输出至下级模块外部路径，所选择的存储块中的特定存储模块的存储容量比属于同一存储块的存储模块的存储容量大。

公开(公告)号：CN107093442A

公开(公告)日：2017-08-25

申请号：CN201611079289.6

申请日：2012-07-18

Applicant: 瑞萨电子株式会社

Inventor： 山木贵志

IPC: G11C5/14 ,  G11C7/22 ,  G11C11/413 ,  G11C11/417

CPC classification number: G11C11/419 ,  G06F1/26 ,  G06F3/0604 ,  G06F3/0629 ,  G06F3/067 ,  G11C5/148 ,  G11C7/22 ,  G11C11/413 ,  G11C11/417 ,  G11C11/418 ,  G11C2207/2227

Abstract: 在一种半导体器件中，具有由控制信号激活和截止的低能耗模式的各存储模块属于存储块。控制信号的传输路径被设置为以使所述控制信号通过模块内部路径并行输入各存储块中，并且使所述控制信号通过模块内部路径从所述存储块的特定存储模块中输出至下级模块外部路径，所选择的存储块中的特定存储模块的存储容量比属于同一存储块的存储模块的存储容量大。