-
公开(公告)号：CN119789481A
公开(公告)日：2025-04-08
申请号：CN202411929173.1
申请日：2024-12-25
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请提供了一种半导体结构及其制作方法，该半导体结构包括：衬底；外延层，位于衬底的一侧表面上；元胞结构，包括多个有源区和栅极，多个有源区在外延层中间隔排布，有源区包括邻接的注入区和基区、以及位于基区中的源区，源区与注入区接触，有源区靠近另一有源区的侧面为基区的侧面，栅极包括公共部和多个分裂栅，公共部和多个分裂栅位于外延层远离衬底的一侧，多个分裂栅围绕公共部且均与公共部连接，一分裂栅在外延层的正投影覆盖一基区远离衬底的部分表面，基区与注入区的掺杂类型为第一掺杂类型，源区、外延层和衬底的掺杂类型为第二掺杂类型。本申请解决了现有技术中平面分裂栅型半导体结构的可靠性较差的问题。
-
公开(公告)号：CN119947186A
公开(公告)日：2025-05-06
申请号：CN202411824067.7
申请日：2024-12-12
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明提供了一种屏蔽栅MOSFET的制备方法及屏蔽栅MOSFET，属于半导体功率器件技术领域。该方法包括：在生长有掩膜的基材上开设沟槽；在开设有沟槽的基材上形成ONO叠层；其中ONO叠层包括依次层叠的第一氧化硅层、氮化硅层以及第二氧化硅层；在设置有ONO叠层的沟槽中形成屏蔽栅多晶硅；在屏蔽栅多晶硅上形成隔离层；其中隔离层包覆在氮化硅层的上方；在隔离层上形成控制栅多晶硅。该方法通过隔离层将控制栅多晶硅和氮化硅隔离开，在保证屏蔽栅MOSFET阈值电压和导通电阻不受影响的情况下，改善了正向高温栅偏可靠性，提升了产品的性能。
-
公开(公告)号：CN119767748A
公开(公告)日：2025-04-04
申请号：CN202411883794.0
申请日：2024-12-19
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请提供了一种半导体结构及其制作方法。半导体结构包括：衬底；外延层，位于衬底的一侧表面上；第一注入区和第二注入区，沿远离衬底的方向叠置在外延层中；第三注入区和第四注入区，第三注入区位于第一注入区中，第四注入区位于第一注入区中且位于第三注入区的外周；第一介质层，位于外延层远离衬底的一侧；第一接触孔和两个第一沟槽，均贯穿第一介质层和第二注入区，且与第三注入区和第四注入区分别接触，两个第一沟槽至少位于第一接触孔的两侧；第二介质层，位于两个第一沟槽的底面上；金属层，位于第一介质层远离外延层的表面上以及第一沟槽两侧的第二注入区远离衬底的部分表面上，金属层还填充在两个第一沟槽和第一接触孔中。
-
公开(公告)号：CN120076373A
公开(公告)日：2025-05-30
申请号：CN202510529941.2
申请日：2025-04-25
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请提供了一种MOSFET器件及其制备方法，该器件包括至少一个第一区域，包括第一掺杂区、第二掺杂区和第一体区，第一掺杂区位于外延层背离衬底一侧，第二掺杂区环绕第一掺杂区的外周，第一体区位于第二掺杂区靠近衬底的一侧，第一区域与MOSFET器件的源极接触；多个第二区域分布在第一区域的外周，第二区域包括外延区域、第三掺杂区和第二体区，第二体区环绕外延区域的外周，第三掺杂区位于第二体区背离外延区域的一侧，其中，第一体区与第二体区接触，第三掺杂区与第二掺杂区接触，第二区域与MOSFET器件的栅极结构接触，以解决现有技术中MOSFET器件导通电阻较大和面积不能优化的问题。
-
-
-
Search Results
4
records
(took 0.045 seconds)
