-
公开(公告)号：CN114220781A
公开(公告)日：2022-03-22
申请号：CN202111582705.5
申请日：2021-12-22
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L23/373 , H01L23/492 , H01L23/498 , H01L21/48 , H01L21/60
Abstract: 本申请涉及电路基板及制备方法及绝缘栅双极型晶体管模块。其中，绝缘栅双极型晶体管模块包括电路基板和功率芯片，电路基板与功率芯片之间设置有焊料层，电路基板包括沿远离功率芯片的方向依次层叠设置的第一导热层、第二导热层和第三导热层，功率芯片通过焊料层与第一导热层连接；焊料层与第一导热层之间形成有第一热扩散角，第二导热层与第三导热层之间形成有第二热扩散角；第一热扩散角大于第二热扩散角，第一导热层的厚度大于第三导热层的厚度；或第一热扩散角小于第二热扩散角，第一导热层的厚度小于第三导热层的厚度。本申请的设置提高了绝缘栅双极型晶体管模块的散热效果，降低了各层材料发生松弛甚至裂纹的几率。
-
公开(公告)号：CN113140623A
公开(公告)日：2021-07-20
申请号：CN202010060419.1
申请日：2020-01-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/423 , H01L21/28
Abstract: 涉及半导体技术领域，本申请提供了一种功率半导体芯片，所述芯片呈矩形，所述芯片包括基材与栅极布线；所述基材内具有多个元胞；所述栅极布线包括栅极焊盘以及多个栅极引线，多个所述栅极引线由所述栅极焊盘向所述芯片的各个角延伸，所述栅极引线分别连接于多个所述元胞的栅极。拥有更短的导通时间，降低了器件的开通时间，提升了芯片的开启性能，降低了器件的开通损耗。改善了外围栅极布线方式，降低了栅极电阻等参数。
-
公开(公告)号：CN111211097B
公开(公告)日：2021-11-16
申请号：CN202010097522.3
申请日：2020-02-17
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L23/31 , H01L23/367 , H01L21/50 , H01L21/56
Abstract: 本发明提供了一种功率半导体器件的封装模块和封装方法。该封装模块包括一级封装模块，一级封装模块包括：金属导热层，具有一个或多个间隔设置的散热柱和连接散热柱的连接部，连接部和散热柱一体设置，散热柱相对于连接部向第一方向凸起；功率半导体器件，设置在金属导热层的与第一方向相反的一侧表面上；绝缘保护层，包覆在功率半导体器件上，绝缘保护层具有连接孔；以及引脚，穿过连接孔与功率半导体器件电连接。在一级封装模块中既实现了对功率半导体器件的封装、又实现了散热同时还利用穿过连接孔的引脚实现了功率半导体器件的功能输出。该一级封装模块适用于各种结构的功率半导体器件的封装，可以简化功率半导体器件的封装工艺、降低成本。
-
公开(公告)号：CN113224136A
公开(公告)日：2021-08-06
申请号：CN202010064134.5
申请日：2020-01-20
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/08 , H01L29/06 , H01L29/10 , H01L29/739 , H01L21/331 , G03F1/00
Abstract: 本发明涉及一种IGBT芯片及其制造方法、制造IGBT芯片时使用的掩膜版。IGBT芯片包括元胞，元胞包括集电区、漂移区、阱基区、发射区、集电极结构和发射极结构。阱基区和发射区二者的组合呈现为正六棱柱形，发射区包括三个皆为正三角形的子发射区，三个子发射区在阱基区的中心线上相交并在阱基区内以该中心线为中心排列成等距圆形阵列，每个子发射区自阱基区的上表面朝向其下表面延伸。该IGBT芯片可以在保持其六边形元胞的电流密度相对较大、导通压降相对较小的情况下，提高其元胞的抗闩锁能力和抗短路能力。
-
公开(公告)号：CN111211097A
公开(公告)日：2020-05-29
申请号：CN202010097522.3
申请日：2020-02-17
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L23/31 , H01L23/367 , H01L21/50 , H01L21/56
Abstract: 本发明提供了一种功率半导体器件的封装模块和封装方法。该封装模块包括一级封装模块，一级封装模块包括：金属导热层，具有一个或多个间隔设置的散热柱和连接散热柱的连接部，连接部和散热柱一体设置，散热柱相对于连接部向第一方向凸起；功率半导体器件，设置在金属导热层的与第一方向相反的一侧表面上；绝缘保护层，包覆在功率半导体器件上，绝缘保护层具有连接孔；以及引脚，穿过连接孔与功率半导体器件电连接。在一级封装模块中既实现了对功率半导体器件的封装、又实现了散热同时还利用穿过连接孔的引脚实现了功率半导体器件的功能输出。该一级封装模块适用于各种结构的功率半导体器件的封装，可以简化功率半导体器件的封装工艺、降低成本。
-
Patent Agency Ranking
公开(公告)号：CN114220854B
公开(公告)日：2025-04-15
申请号：CN202111564339.0
申请日：2021-12-20
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请提供了一种逆导型绝缘栅双极型晶体管及其制作方法，其中，该晶体管包括：绝缘衬底上的硅SOI晶圆片，SOI晶圆片包括依次设置的第一外延层、第二外延层、第一氧化层；间隔设置在第一氧化层中的集电区和短路区，以及设置在第一氧化层不与第二外延层接触的一面的第一金属层，形成的逆导型绝缘栅双极型晶体管的集电极结构。通过本申请，解决了现有技术中传统逆导型IGBT存在的工艺复杂且漏电流大的技术问题。
-
公开(公告)号：CN114334645A
公开(公告)日：2022-04-12
申请号：CN202011037492.3
申请日：2020-09-28
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/329 , H01L21/265 , H01L21/261
Abstract: 本发明公开了一种快速恢复二极管的制备方法，该方法将离子注入工艺与中子嬗变工艺相结合用于制备快速恢复二极管，在保证快速恢复二极管性能的前提下，大大简化了快速恢复二极管的制备工艺，降低了制备周期。其中，快速恢复二极管的制备方法包括：在N‑型衬底上表面制备快速恢复二极管FRD的正面结构；通过离子注入工艺分别从N‑型衬底的背面注入氢离子和磷离子以及通过中子嬗变工艺从N‑型衬底的背面注入中子，并通过预设温度对N‑型衬底进行退火激活处理，以形成与N‑型衬底导电类型相同的多层场截止层，氢离子位于第一场截止层，中子位于第二场截止层，磷离子位于第三场截止层；在N‑型衬底的下表面制备FRD的阴极区域。
-
公开(公告)号：CN113644114A
公开(公告)日：2021-11-12
申请号：CN202110845637.0
申请日：2021-07-26
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本申请涉及芯片制备的技术领域，本申请公开一种芯片、芯片制备方法及电子器件。其中芯片，包括衬底层、埋氧层以及N型漂移层，N型漂移层包括接近于所述衬底层的第一侧以及远离所述衬底层的第二侧，所述第二侧形成有第一阳极区以及第二阳极区，在第一阳极区以及第二阳极区之间形成有介电区，所述介电区包括密集分布的形成于所述N型漂移层的点缺陷。与现有技术相比，通过在介电区内形成点缺陷提高介电区内的电阻，进而抑制第一阳极区与第二阳极区之间电子的移动，进而减弱芯片的电压折回现象，提高芯片整体的稳定性。
-
公开(公告)号：CN113035793A
公开(公告)日：2021-06-25
申请号：CN201911355371.0
申请日：2019-12-25
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本发明涉及一种芯片的制作方法，芯片的制作方法包括：在晶圆片(1)的表面形成电路层；对形成有所述电路层的晶圆片(1)进行封装；以及对封装后的所述晶圆片(1)进行切割，以形成多个封装后的芯片。应用本发明的技术方案，首先将整片的晶圆片进行封装，然后再对封装后的晶圆片进行切割以获得封装后的芯片，有利于改善相关技术中存在的芯片的制作方法工作繁琐、成本较高的问题。
-
公开(公告)号：CN113644114B
公开(公告)日：2024-06-07
申请号：CN202110845637.0
申请日：2021-07-26
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本申请涉及芯片制备的技术领域，本申请公开一种芯片、芯片制备方法及电子器件。其中芯片，包括衬底层、埋氧层以及N型漂移层，N型漂移层包括接近于所述衬底层的第一侧以及远离所述衬底层的第二侧，所述第二侧形成有第一阳极区以及第二阳极区，在第一阳极区以及第二阳极区之间形成有介电区，所述介电区包括密集分布的形成于所述N型漂移层的点缺陷，所述芯片为RC‑LIGBT芯片，所述芯片为RC‑LIGBT芯片，所述第一阳极区为P+阳极区，所述第二阳极区为N+阳极区。与现有技术相比，通过在介电区内形成点缺陷提高介电区内的电阻，进而抑制第一阳极区与第二阳极区之间电子的移动，进而减弱芯片的电压折回现象，提高芯片整体的稳定性。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.028 seconds)
