一种多通道PTP时戳提取方法和系统

    公开(公告)号:CN114826471A

    公开(公告)日:2022-07-29

    申请号:CN202210391713.X

    申请日:2022-04-14

    Inventor: 魏明 方继通 李路

    Abstract: 本发明公开了一种多通道PTP时戳提取方法和系统,方法包括:将各通道的数据写入各自对应的相位纠偏FIFO中,对各个通道分别进行帧定位,在帧定位过程中记录所述各个通道的帧定位信号和比特滑动数据,得到所述各个通道的比特滑动数据的PTP时戳补偿值;选取所述各个通道间的起始通道,从所述起始通道记录所述各个通道的所述帧定位信号到达的顺序,选取最后出现所述帧定位信号对应的通道作为最大延迟通道;提取所述最大延迟通道的PTP时戳值,将所述最大延迟通道的比特滑动数据的PTP时戳补偿值与所述最大延迟通道的PTP时戳值相加,得到所述各个通道的PTP时戳提取值。通过对提取的通道时戳进行相应的定帧比特滑动的时戳补偿,提高通道时戳恢复精度。

    基于分组传送网PTN的接入层设备成环优化方法及系统

    公开(公告)号:CN112311462B

    公开(公告)日:2021-09-03

    申请号:CN202011222415.5

    申请日:2020-11-05

    Abstract: 本发明涉及一种基于分组传送网PTN的接入层设备成环优化方法及系统。该方法包括:获取PTN组网的网络资源信息;判断第i个长链上的每一个网元与第i个长链所在的环路上的每一个网元之间是否有光纤连接;若存在,计算该光纤的增益gmn;当每个光纤的增益均为非正值,或者没有光纤时,在第i个长链的网元与第i个长链所在环路的网元之间增加光纤;根据增加的光纤,对经过第i个长链第一网元和第二网元的业务进行切换;当所有光纤的增益不全为非正值时,根据每个光纤的增益,对第i个长链和第i个长链所在环路中的网元之间光纤的业务进行切换;依次对每个长链和长链所在环路中网元之间光纤的业务进行切换,完成PTN组网的接入层设备成环优化。本发明可以提高成环率,提高网络安全性。

    光传送网MLD接口适配方法和系统

    公开(公告)号:CN105812062B

    公开(公告)日:2018-11-30

    申请号:CN201610124011.X

    申请日:2016-03-04

    Inventor: 魏明

    Abstract: 本发明公开了一种光传送网MLD接口适配方法和系统,该系统包括bit_demux模块,将物理通道比特解复用到逻辑通道上;ll_align模块,完成逻辑通道的帧定位字节的检测得到FP,并输出定帧后的通道数据及告警指示信号,定帧按标准的定帧状态机完成;llm_recovery模块,完成逻辑通道号的恢复和排序,恢复过程按标准恢复状态机进行;deskew_pro模块由deskew_ctrl子模块和纠偏FIFO子模块组成,根据FP完成逻辑通道的延时对齐处理;ll_mux模块,完成逻辑通道内数据对齐后的数据帧重组。本发明根据提取和恢复出的FP及逻辑通道号,控制通道纠偏FIFO的读操作,解决100G MLD接口传输中出现的多通道数据延时偏差问题。

    串行处理光传送网开销的装置及方法

    公开(公告)号:CN103561360B

    公开(公告)日:2016-08-24

    申请号:CN201310507014.8

    申请日:2013-10-24

    Inventor: 戴莹春 魏明 桂可

    Abstract: 本发明公开了一种串行处理光传送网开销的装置及方法,涉及OTN领域,该方法为:根据刻画出来的串行处理时隙产生缓存的读使能和读地址,从缓存中读出串行处理开销保存的缓存变量;对OTUk定帧提取数据和CPU配置信号进行并串转换;将缓存变量赋值给当前要处理的变量,在串行处理时隙进行本帧的开销处理操作,如果操作完成,将结果送到串并转换输出单元输出,同时往缓存中写入下一帧的变量初值;否则往缓存中写入本帧操作的变量更新值,缓存读写控制单元产生变量更新时缓存的写使能和写地址。本发明通过缓存中间变量的方法,完成SM、TCMi和PM开销的串行处理,i=1、2、3、4、5或6,实现方法简单,充分节约时序和组合逻辑资源。

    基于直接数字式频率合成器的时钟恢复方法

    公开(公告)号:CN102510321B

    公开(公告)日:2016-02-10

    申请号:CN201110340551.9

    申请日:2011-11-02

    Abstract: 本发明公开了一种基于直接数字式频率合成器的时钟恢复方法,包括步骤:缓存业务数据:从OTN中解映射出业务数据,并在OTN时钟下直接写入FIFO存储器;在FIFO存储器的读侧,采用恢复出的业务时钟进行读取,送出FIFO状态;根据FIFO状态产生时钟频率调整状态,根据时钟频率调整状态产生对应的频率值CFTW;根据CFTW配置DDS芯片;DDS芯片输出相应频率的异步解映射时钟。本发明的电路时延小,只需要1级平滑,电路相对简单,设计适用范围广,容易移植;DDS响应快,频率分辨率高,相位变化连续,能够得到高质量的时钟;只需要给DDS一个参考时钟,就可以实现多种业务、不同频率的时钟恢复。

    一种OTN网络中客户业务时钟提取的实现方法

    公开(公告)号:CN102833063B

    公开(公告)日:2015-08-19

    申请号:CN201210303087.0

    申请日:2012-08-24

    CPC classification number: H04J3/062 H04J3/1652

    Abstract: 本发明涉及一种OTN网络中客户业务时钟提取的实现方法,采用统计控制加上外挂数字频率合成器,第一步,对OTN网络解帧出的客户业务在OTN系统时钟下进行同步平滑处理,使客户业务数据比较均匀;第二步,统计并比较平滑后数据量与客户业务发送数据量,通过加权算法结合FIFO缓存冗余度来控制时钟调整信息,第三步,将时钟调整信息转化为外挂数字频率合成器需要的精确频率调整信息,精准控制外挂数字频率合成器产生业务发送时钟。本发明所述的实现方法,实现难度小,实施起来成本低;时钟提取过程主要通过统计来控制,不依赖于缓存工作状态,安全可靠;统计过程中遇到异常会及时过滤,设备级联时不会引起迭代效应,提取的时钟质量更好。

    一种主备低阶指针处理电路同步的方法

    公开(公告)号:CN1819499B

    公开(公告)日:2011-12-14

    申请号:CN200610000174.3

    申请日:2006-01-06

    Abstract: 本发明提供了一种同步数字系列系统中主备低阶指针处理电路同步的方法,包括步骤:工作在主用工作状态的低阶指针处理模块进行模4复帧计数,当复帧计数值和期望复帧计数值一致时送出复帧计数指示;备用工作状态的低阶指针处理模块用送来的复帧计数指示信号来同步其内的复帧计数;然后对主备低阶指针处理模块的读写地址的低位进行同步,本发明解决了在现有技术中主备低阶指针处理电路切换不能保证无误码产生的问题。

Patent Agency Ranking