公开(公告)号：CN102629189A

公开(公告)日：2012-08-08

申请号：CN201210069005.0

申请日：2012-03-15

Applicant: 湖南大学

Inventor： 徐成 ,  秦云川 ,  张婷 ,  肖雄仁 ,  戚芳芳 ,  周圣韬 ,  文龙 ,  李涛 ,  张良 ,  聂敏

IPC: G06F7/52 ,  G06F9/38

Abstract: 一种基于FPGA的流水浮点乘累加方法，其步骤为：(1)输入需要进行乘累加计算的数量M；(2)将需要计算的M对32位二进制浮点数A、B依次输入浮点乘法器进行乘法运算，直至完成所有M对数据的运算；同时，将浮点乘法器的乘积结果与第一浮点加法器自身的加法结果连续输入到第一浮点加法器完成部分累加运算得到累加结果；(3)将所述步骤(2)得到的累加结果中的最后N级流水线的数据输入至第二浮点加法器中进行运算以得到整个乘累加过程的结果。本发明具有原理简单、通用性好、可提高运算速度等优点。

公开(公告)号：CN102629189B

公开(公告)日：2014-12-10

申请号：CN201210069005.0

申请日：2012-03-15

Applicant: 湖南大学

Inventor： 徐成 ,  秦云川 ,  张婷 ,  肖雄仁 ,  戚芳芳 ,  周圣韬 ,  文龙 ,  李涛 ,  张良 ,  聂敏

IPC: G06F7/52 ,  G06F9/38

Abstract: 一种基于FPGA的流水浮点乘累加方法，其步骤为：(1)输入需要进行乘累加计算的数量M；(2)将需要计算的M对32位二进制浮点数A、B依次输入浮点乘法器进行乘法运算，直至完成所有M对数据的运算；同时，将浮点乘法器的乘积结果与第一浮点加法器自身的加法结果连续输入到第一浮点加法器完成部分累加运算得到累加结果；(3)将所述步骤(2)得到的累加结果中的最后N级流水线的数据输入至第二浮点加法器中进行运算以得到整个乘累加过程的结果。本发明具有原理简单、通用性好、可提高运算速度等优点。

公开(公告)号：CN201340603Y

公开(公告)日：2009-11-04

申请号：CN200920062806.8

申请日：2009-01-04

Applicant: 湖南大学

Inventor： 吴海龙 ,  徐成 ,  俞汝勤 ,  刘彦 ,  田红燕 ,  陈超 ,  戚芳芳

IPC: G06F19/00 ,  G01N21/00

Abstract: 本实用新型公开了一种辅助荧光分光光度计分析处理数据的装置，其特征在于，包括用于处理所测数据的CPU、用于人机接口的触摸屏以及存储器；所述的CPU与所述的触摸屏和存储器均连接，所述的CPU与荧光光谱测试设备通讯连接。所述的触摸屏通过触摸屏控制器和USB接口连接所述的CPU。所述的存储器采用CF卡，该CF卡通过IDE信号线连接到所述的CPU。该装置数据处理能力强，便携性好，可以充分辅助荧光光谱测试设备进行测量工作。