一种基于流水线并行计算架构的分子动力学积分方法

    公开(公告)号:CN118351953A

    公开(公告)日:2024-07-16

    申请号:CN202410517259.7

    申请日:2024-04-28

    Applicant: 湖南大学

    Abstract: 本发明涉及高性能计算技术领域,公开了一种基于流水线并行计算架构的分子动力学积分方法。本发明首先在GPU中构建仿真体系;然后修正仿真体系中的原子坐标;接着对仿真体系进行扩胞、切块、分包以及编码操作;此后GPU按照流水线模式调用势能面推理专用硬件(FPGA/ASIC)求解原子势能面;最后GPU基于专用硬件传回数据并行求解牛顿运动方程。按照上述流程不断迭代计算,直至达到所设定的仿真步数。本发明能够解决由于势能面推理专用硬件性能提升带来的协处理器性能瓶颈问题,具有硬件资源利用率高,仿真效率高等特点。

    一种存算一体结构加速计算的装置和方法

    公开(公告)号:CN115826840A

    公开(公告)日:2023-03-21

    申请号:CN202111086821.8

    申请日:2021-09-16

    Applicant: 湖南大学

    Abstract: 本发明涉及一种存算一体结构加速计算的装置和方法。存算一体结构计算加速装置包括:可调延时单元、第一采样保持通道、第二采样保持通道、第一比较通道、第二比较通道和逻辑处理单元,所述第一采样保持通道和第二采样保持通道的输入端均与加法电路的输出端连接;所述第一比较通道和第二比较通道分别与第一采样保持通道和第二采样保持通道连接;所述逻辑处理单元与第一比较通道和第二比较通道连接。通过检测计算结果信号来判断电路是否达到稳态,并自适应控制计算周期来达到加速计算的目的。

    根结线虫RALF蛋白质、编码基因及其应用

    公开(公告)号:CN111704659B

    公开(公告)日:2022-11-04

    申请号:CN201911333833.9

    申请日:2019-12-23

    Applicant: 湖南大学

    Abstract: 本发明公开了根结线虫RALF蛋白质、编码基因及其应用,包括a1)或a2)或a3)或a4)或a5):a1)是序列表中序列1或2或3所示的蛋白质;a2)含有a1)的融合蛋白质;a3)在序列1或2或3所示的蛋白质的N端或/和C端连接标签得到的融合蛋白质;a4)将a1)或a2)或a3)所示的蛋白质经过一个或几个氨基酸残基的取代和/或缺失和/或添加且与根结线虫的寄生和/或致病和/或发育相关的蛋白质;a5)与a1)具有70%以上同源性且与根结线虫的寄主趋性和/或寄生和/或致病和/或发育相关的蛋白质。本发明对研究根结线虫致病机理具有重大价值,其RALF蛋白质能够被植物受体蛋白FERONIA响应,抑制植物的免疫反应;编码RALF蛋白质的基因作为植物抗线虫工程的靶标基因,调控植物的抗病性。

    根结线虫RALF蛋白质、编码基因及其应用

    公开(公告)号:CN111704659A

    公开(公告)日:2020-09-25

    申请号:CN201911333833.9

    申请日:2019-12-23

    Applicant: 湖南大学

    Abstract: 本发明公开了根结线虫RALF蛋白质、编码基因及其应用,包括a1)或a2)或a3)或a4)或a5):a1)是序列表中序列1或2或3所示的蛋白质;a2)含有a1)的融合蛋白质;a3)在序列1或2或3所示的蛋白质的N端或/和C端连接标签得到的融合蛋白质;a4)将a1)或a2)或a3)所示的蛋白质经过一个或几个氨基酸残基的取代和/或缺失和/或添加且与根结线虫的寄生和/或致病和/或发育相关的蛋白质;a5)与a1)具有70%以上同源性且与根结线虫的寄主趋性和/或寄生和/或致病和/或发育相关的蛋白质。本发明对研究根结线虫致病机理具有重大价值,其RALF蛋白质能够被植物受体蛋白FERONIA响应,抑制植物的免疫反应;编码RALF蛋白质的基因作为植物抗线虫工程的靶标基因,调控植物的抗病性。

    一种面向RDMA通信的Linux内核驱动设计方法

    公开(公告)号:CN119065846A

    公开(公告)日:2024-12-03

    申请号:CN202411165297.7

    申请日:2024-08-23

    Applicant: 湖南大学

    Abstract: 本发明涉及Linux内核驱动设计领域,提出了一种面向RDMA通信的Linux内核驱动设计方法,以供GPU与第三方设备在PCIe总线下实现无需CPU参与的直接通信。本发明首先将硬件FPGA和GPU挂载在同一PCIe Switch下,在FPGA上烧录相应的逻辑和存储单元工程;然后加载上RDMA驱动将物理地址空间与虚拟地址空间进行映射以供后续内核操作;之后,上位机GPU端进行内存分配和传入相关参数进驱动,驱动填充各种寄存器参数,进行DMA传输之前的准备工作;最后,启动DMA传输后,实现两个硬件的物理地址内存空间的数据交换,由此测试出传输过程中的通信速度并评估通信的质量。本发明使用GPUDirect RDMA技术来设计内核驱动,可以实现GPU和FPGA的直接内存通信,绕过CPU内存,避免多余的通信开销,提高了通信速度。

    单个非易失性器件存储正负权重的突触结构、神经网络电路、存算一体芯片和电子设备

    公开(公告)号:CN116451751A

    公开(公告)日:2023-07-18

    申请号:CN202210007217.X

    申请日:2022-01-05

    Applicant: 湖南大学

    Abstract: 本发明涉及提供一种单个非易失性器件存储正负权重的突触结构,包括:第一非易失性存储器(NVM)列、第二NVM列、电流电压转换器(IVC)、激活函数电路、共模信号计算电路和共模信号抽取电路;该第一NVM列和第二NVM列的输入端与输入信号组直接连接,该第一NVM列的输出端与IVC的输入端连接,IVC的输出端与激活函数电路输入端连接,该第二NVM列的输出端与共模信号计算电路输入端连接,共模信号计算电路的输出端与共模信号抽取电路的输入端连接,共模信号抽取电路的输出端与第一NVM列输出端连接。本发明在神经网络电路中通过共用共模电导NVM列和简单外围电路来降低器件资源开销。

Patent Agency Ranking