一种基于流水线并行计算架构的分子动力学积分方法

    公开(公告)号:CN118351953A

    公开(公告)日:2024-07-16

    申请号:CN202410517259.7

    申请日:2024-04-28

    Applicant: 湖南大学

    Abstract: 本发明涉及高性能计算技术领域,公开了一种基于流水线并行计算架构的分子动力学积分方法。本发明首先在GPU中构建仿真体系;然后修正仿真体系中的原子坐标;接着对仿真体系进行扩胞、切块、分包以及编码操作;此后GPU按照流水线模式调用势能面推理专用硬件(FPGA/ASIC)求解原子势能面;最后GPU基于专用硬件传回数据并行求解牛顿运动方程。按照上述流程不断迭代计算,直至达到所设定的仿真步数。本发明能够解决由于势能面推理专用硬件性能提升带来的协处理器性能瓶颈问题,具有硬件资源利用率高,仿真效率高等特点。

    一种基于异构并行的低功耗边缘智能芯片内核设计方法

    公开(公告)号:CN117973302A

    公开(公告)日:2024-05-03

    申请号:CN202311676722.4

    申请日:2023-12-07

    Applicant: 湖南大学

    Abstract: 本发明涉及人工智能和集成电路设计领域,公开了一种基于异构并行的目标检测计算芯片设计方法。本发明共分为五个步骤:量化训练移位神经网络;向硬件部署量化后的神经网络;数据复用模式与层间交互方式设计;搭建异构系统工作环境;加载COCO数据集进行功能测试。本发明基于非冯·诺依曼架构进行硬件部署,最大的特点是在低功耗的性能约束下,进行高速检测并保证推理精度。这种加速方法通过软件量化确定精度可行的量化方案,进行模型压缩,而后向存算一体平台搭载压缩后的模型,避免计算单元与存储单元之间频繁的数据交互,加快目标检测速度,使其具备实时性、低功耗、高效率等特性。

    一种面向RDMA通信的Linux内核驱动设计方法

    公开(公告)号:CN119065846A

    公开(公告)日:2024-12-03

    申请号:CN202411165297.7

    申请日:2024-08-23

    Applicant: 湖南大学

    Abstract: 本发明涉及Linux内核驱动设计领域,提出了一种面向RDMA通信的Linux内核驱动设计方法,以供GPU与第三方设备在PCIe总线下实现无需CPU参与的直接通信。本发明首先将硬件FPGA和GPU挂载在同一PCIe Switch下,在FPGA上烧录相应的逻辑和存储单元工程;然后加载上RDMA驱动将物理地址空间与虚拟地址空间进行映射以供后续内核操作;之后,上位机GPU端进行内存分配和传入相关参数进驱动,驱动填充各种寄存器参数,进行DMA传输之前的准备工作;最后,启动DMA传输后,实现两个硬件的物理地址内存空间的数据交换,由此测试出传输过程中的通信速度并评估通信的质量。本发明使用GPUDirect RDMA技术来设计内核驱动,可以实现GPU和FPGA的直接内存通信,绕过CPU内存,避免多余的通信开销,提高了通信速度。

Patent Agency Ranking