公开(公告)号：CN116451751A

公开(公告)日：2023-07-18

申请号：CN202210007217.X

申请日：2022-01-05

Applicant: 湖南大学

Inventor： 张鑫 ,  汤宇哲 ,  曾应 ,  刘学峰 ,  李根

IPC: G06N3/063 ,  G11C13/00 ,  G06F15/78

Abstract: 本发明涉及提供一种单个非易失性器件存储正负权重的突触结构，包括：第一非易失性存储器(NVM)列、第二NVM列、电流电压转换器(IVC)、激活函数电路、共模信号计算电路和共模信号抽取电路；该第一NVM列和第二NVM列的输入端与输入信号组直接连接，该第一NVM列的输出端与IVC的输入端连接，IVC的输出端与激活函数电路输入端连接，该第二NVM列的输出端与共模信号计算电路输入端连接，共模信号计算电路的输出端与共模信号抽取电路的输入端连接，共模信号抽取电路的输出端与第一NVM列输出端连接。本发明在神经网络电路中通过共用共模电导NVM列和简单外围电路来降低器件资源开销。

公开(公告)号：CN115826840A

公开(公告)日：2023-03-21

申请号：CN202111086821.8

申请日：2021-09-16

Applicant: 湖南大学

Inventor： 张鑫 ,  汤宇哲 ,  刘学峰 ,  李根 ,  曾应

IPC: G06F3/05 ,  H03M1/12 ,  H03M1/66 ,  H03K5/00

Abstract: 本发明涉及一种存算一体结构加速计算的装置和方法。存算一体结构计算加速装置包括：可调延时单元、第一采样保持通道、第二采样保持通道、第一比较通道、第二比较通道和逻辑处理单元，所述第一采样保持通道和第二采样保持通道的输入端均与加法电路的输出端连接；所述第一比较通道和第二比较通道分别与第一采样保持通道和第二采样保持通道连接；所述逻辑处理单元与第一比较通道和第二比较通道连接。通过检测计算结果信号来判断电路是否达到稳态，并自适应控制计算周期来达到加速计算的目的。