-
公开(公告)号:CN113270493A
公开(公告)日:2021-08-17
申请号:CN202110532677.X
申请日:2021-05-17
Applicant: 湖南大学
IPC: H01L29/744 , H01L29/06 , H01L21/332
Abstract: 本发明公开了一种逆导型碳化硅n‑GTO晶闸管半导体器件,包括自下而上设置的阳极结构、漂移层结构、门极结构以及阴极结构;阳极结构包括自下而上设置的阳极金属电极、第一掺杂类型P+注入层、第一掺杂类型P缓冲层以及设置在右边的第二掺杂类型N+层;漂移层结构包括自下而上设置的第二掺杂类型N场截止层和第二掺杂类型N‑漂移层;门极结构包括自下而上设置的第一掺杂类型P基区和栅极金属电极。该半导体器件结构通过将n‑GTO晶闸管与反向续流PiN二极管集成在同一器件结构上,从而有效降低芯片面积,提高系统功率密度和集成度,利用高质量的n型碳化硅衬底进行加工,并在普通碳化硅GTO晶闸管制备工艺流程上加入少量工艺步骤,即可完成全部制作过程。
-
公开(公告)号:CN112349771A
公开(公告)日:2021-02-09
申请号:CN202011059252.3
申请日:2020-09-30
Applicant: 湖南大学
IPC: H01L29/06 , H01L21/8258
Abstract: 本发明公布了一种碳化硅器件埋层型终端结构,包括器件元胞和埋层型多调制环终端,所述器件元胞包括:N+ SiC衬底;位于所述N+ SiC衬底上的P缓冲层;位于所述P缓冲层上的P‑漂移区;位于所述P‑漂移区上的N基区,在N基区上进行离子注入形成门极区,位于所述N基区上的P+阳极区;所述埋层型多调制环终端距离P‑漂移区上表面的深度d≧0.3um。本发明还公布了一种碳化硅器件埋层型终端结构的制备方法。本发明可以有效缓解因漂移区上表面SiO2/SiC界面区域内的固定电荷对终端结构的影响,充分发挥终端结构的效果,缓解主结处的电场集中,提高器件的耐压能力。
-
公开(公告)号:CN113964197A
公开(公告)日:2022-01-21
申请号:CN202111265231.1
申请日:2021-10-28
Applicant: 湖南大学
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明属于功率半导体技术领域,具体是一种低泄漏电流的IGBT器件,包括N型半导体衬底;形成于N型半导体衬底正面的P阱层;形成于P阱层正面的高掺杂P+区和高掺杂N+发射区;形成于高掺杂N+发射区中部并在垂直方向上贯穿P阱层且底部位于N型半导体衬底内的沟槽栅;由沟槽栅中导电材料引出的栅电极;高掺杂P+区和高掺杂N+发射区共同引出的发射极电极;形成于N型半导体衬底背面的P型集电区;在P型集电区引出的集电极,P型集电区顶部引入具有电场截止作用的N型掺杂区,N型掺杂区包括形成于P型集电区顶部的一阶N型掺杂区和形成于一阶N型掺杂区顶部的二阶N型掺杂区。本发明可以减小器件的漏电流,提升器件的耐高温能力。
-
公开(公告)号:CN112349770B
公开(公告)日:2021-11-19
申请号:CN202011059251.9
申请日:2020-09-30
Applicant: 湖南大学
IPC: H01L29/06 , H01L21/8258
Abstract: 本发明公布了一种碳化硅功率器件复合终端结构,其特征在于,包括器件元胞和复合终端,所述复合终端包括斜面刻蚀工艺形成的结终端延伸结构和离子注入工艺形成的结终端延伸结构。本发明还公开一种碳化硅功率器件复合终端结构的制备方法。本发明采用现有的工艺技术的同时提高了终端的耐压,进一步提高器件的可靠性和稳定性。
-
公开(公告)号:CN112349770A
公开(公告)日:2021-02-09
申请号:CN202011059251.9
申请日:2020-09-30
Applicant: 湖南大学
IPC: H01L29/06 , H01L21/8258
Abstract: 本发明公布了一种碳化硅功率器件复合终端结构,其特征在于,包括器件元胞和复合终端,所述复合终端包括斜面刻蚀工艺形成的结终端延伸结构和离子注入工艺形成的结终端延伸结构。本发明还公开一种碳化硅功率器件复合终端结构的制备方法。本发明采用现有的工艺技术的同时提高了终端的耐压,进一步提高器件的可靠性和稳定性。
-
公开(公告)号:CN114686416B
公开(公告)日:2024-03-19
申请号:CN202111286394.8
申请日:2021-11-02
Applicant: 湖南大学
Abstract: 本发明属于医药技术领域,涉及一种磷脂双分子层内侧或磷脂双分子层外侧、或者磷脂双分子层内侧和外侧同时修饰有修饰物的膜融合脂质体及其在细胞膜修饰上的应用,所述含有疏水端基的修饰物为含有疏水端基的DNA序列、含有疏水结构的蛋白、含有疏水端的催化剂或者其混合物。所述的磷脂双分子层内侧或者磷脂双分子层内侧和外侧同时修饰有DNA序列的膜融合脂质体可用于制备检测ATP的试剂,所述的磷脂双分子层外侧或者磷脂双分子层内侧和外侧同时修饰有DNA序列的膜融合脂质体可用于组装细胞,构建人工组织。本发明通过合理设计,实现将修饰物锚定在细胞膜结构特定位置,保证修饰物功能和性质不发生改变,生物相容性合适,膜融合效率可调性。
-
公开(公告)号:CN114686416A
公开(公告)日:2022-07-01
申请号:CN202111286394.8
申请日:2021-11-02
Applicant: 湖南大学
Abstract: 本发明属于医药技术领域,涉及一种磷脂双分子层内侧或磷脂双分子层外侧、或者磷脂双分子层内侧和外侧同时修饰有修饰物的膜融合脂质体及其在细胞膜修饰上的应用,所述含有疏水端基的修饰物为含有疏水端基的DNA序列、含有疏水结构的蛋白、含有疏水端的催化剂或者其混合物。所述的磷脂双分子层内侧或者磷脂双分子层内侧和外侧同时修饰有DNA序列的膜融合脂质体可用于制备检测ATP的试剂,所述的磷脂双分子层外侧或者磷脂双分子层内侧和外侧同时修饰有DNA序列的膜融合脂质体可用于组装细胞,构建人工组织。本发明通过合理设计,实现将修饰物锚定在细胞膜结构特定位置,保证修饰物功能和性质不发生改变,生物相容性合适,膜融合效率可调性。
-
公开(公告)号:CN112838084B
公开(公告)日:2023-05-12
申请号:CN202110006704.X
申请日:2021-01-05
Applicant: 湖南大学
Abstract: 本发明公布了一种SiC GTO与MESFET集成结构,包括:第一导电类型的衬底,位于衬底上表面的漂移区;位于漂移区上表面的第一基区;贯穿第一基区的隔离沟槽,隔离沟槽将所述第一基区分隔为第一区域和第二区域;填充在隔离沟槽内的第一隔离层;位于第一区域的第二掺杂半导体层、门极金属;位于第二掺杂半导体层的上表面的阳极金属;位于衬底的下表面的阴极金属;位于第二区域内的第二隔离层,位于第二隔离层内的第一掺杂半导体层;位于第一掺杂半导体层上表面的漏极金属、栅极金属和源极金属;位于第二隔离层的上表面的两端的隔离环接地pad。本发明高度集成,可大幅提高芯片可靠性和开关速度,并且可以在原有SiC GTO制备工艺中同步制备MESFET,有效控制制作成本。
-
公开(公告)号:CN114582975A
公开(公告)日:2022-06-03
申请号:CN202210126895.8
申请日:2022-02-11
Applicant: 湖南大学
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L29/16 , H01L29/167
Abstract: 本发明属于功率半导体器件技术领域,涉及一种具有低比导通电阻的SiC MOSFET器件,包括形成于N型重掺杂半导体衬底之上的N型半导体漂移区;形成于N型半导体漂移区表面的P阱区和JFET区形成于P阱区表面的P型重掺杂半导体体接触区和N型重掺杂半导体源区;形成于N型重掺杂半导体源区、P阱区和JFET区之上的包括氧化层和多晶硅的平面栅结构。在P型重掺杂半导体体接触区和P阱区侧面引入一个包括绝缘介质和导电材料的侧壁倾斜一定角度且延伸至N型半导体漂移区的沟槽屏蔽栅结构,屏蔽栅与源电极短接;并在沟槽屏蔽栅结构底部和侧面引入P型掺杂区辅助耗尽漂移区,提高漂移区浓度,有利于降低器件比导通电阻,改善器件性能。
-
公开(公告)号:CN114582975B
公开(公告)日:2024-10-18
申请号:CN202210126895.8
申请日:2022-02-11
Applicant: 湖南大学
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L29/16 , H01L29/167
Abstract: 本发明属于功率半导体器件技术领域,涉及一种具有低比导通电阻的SiC MOSFET器件,包括形成于N型重掺杂半导体衬底之上的N型半导体漂移区;形成于N型半导体漂移区表面的P阱区和JFET区形成于P阱区表面的P型重掺杂半导体体接触区和N型重掺杂半导体源区;形成于N型重掺杂半导体源区、P阱区和JFET区之上的包括氧化层和多晶硅的平面栅结构。在P型重掺杂半导体体接触区和P阱区侧面引入一个包括绝缘介质和导电材料的侧壁倾斜一定角度且延伸至N型半导体漂移区的沟槽屏蔽栅结构,屏蔽栅与源电极短接;并在沟槽屏蔽栅结构底部和侧面引入P型掺杂区辅助耗尽漂移区,提高漂移区浓度,有利于降低器件比导通电阻,改善器件性能。
-
-
-
-
-
-
-
-
-