-
公开(公告)号：CN111599858B
公开(公告)日：2021-08-20
申请号：CN201911348030.0
申请日：2019-12-24
Applicant: 湖南大学
IPC: H01L29/739 , H01L29/16 , H01L29/06
Abstract: 本发明提供了一种抑制dv/dt，di/dt噪音的高压SiC IGBT结构，该改进型半导体结构包括：与阳极欧姆电极接触的P型注入层，与P型注入层上表面接触的N缓冲层，与N缓冲层上表面接触的N‑漂移层，与N‑漂移层上表面接触的电流扩展层；其中，N‑漂移层掺杂浓度目前为目前高压碳化硅器件耐压层典型浓度的1.2～4倍；将N缓冲层分为多个区域，其浓度由P+注入层至N‑漂移层方向递增。针对现有技术中SiC IGBT的dv/dt，di/dt噪音较强的问题，本发明提供的半导体结构将能够将关断瞬态过程中的耗尽区限制在漂移层内，有效避免了穿通效应的产生，从而大幅度地抑制dv/dt，di/dt噪音的产生，同时能够稳定功率损耗在合理的范围内。
-
Patent Agency Ranking
公开(公告)号：CN109950302A
公开(公告)日：2019-06-28
申请号：CN201910301459.8
申请日：2019-04-15
Applicant: 湖南大学
IPC: H01L29/06 , H01L29/16 , H01L29/739
Abstract: 本发明涉及电力电子器件技术领域，尤其涉及本发明一种高压碳化硅IGBT的软穿通结构，通过在P+注入层和N-漂移层之间设置N型缓冲层，并将N型缓冲层分为两层或两层以上不同的区域，针对每层区域设置不同的掺杂浓度；本发明低浓度的N型缓冲层可以把耗尽层边界在N型缓冲层中的扩展速度大幅度减慢，从而使得关断瞬态电学特性很软；在正向导通模式，N型缓冲层可以调整集电极的空穴注入效率，减小动态关断过程中的功率损耗；因此，所述软穿通碳化硅IGBT结构在抑制较高的dv/dt,di/dt电磁干扰噪音及关断功率损耗折中方面有很大优势；同时，软穿通结构IGBT高电阻率N-漂移层厚度较薄，其正向导通压降与穿通结构一样较低。
-
公开(公告)号：CN112838084A
公开(公告)日：2021-05-25
申请号：CN202110006704.X
申请日：2021-01-05
Applicant: 湖南大学
Abstract: 本发明公布了一种SiC GTO与MESFET集成结构，包括：第一导电类型的衬底，位于衬底上表面的漂移区；位于漂移区上表面的第一基区；贯穿第一基区的隔离沟槽，隔离沟槽将所述第一基区分隔为第一区域和第二区域；填充在隔离沟槽内的第一隔离层；位于第一区域的第二掺杂半导体层、门极金属；位于第二掺杂半导体层的上表面的阳极金属；位于衬底的下表面的阴极金属；位于第二区域内的第二隔离层，位于第二隔离层内的第一掺杂半导体层；位于第一掺杂半导体层上表面的漏极金属、栅极金属和源极金属；位于第二隔离层的上表面的两端的隔离环接地pad。本发明高度集成，可大幅提高芯片可靠性和开关速度，并且可以在原有SiC GTO制备工艺中同步制备MESFET，有效控制制作成本。
-
公开(公告)号：CN112838084B
公开(公告)日：2023-05-12
申请号：CN202110006704.X
申请日：2021-01-05
Applicant: 湖南大学
Abstract: 本发明公布了一种SiC GTO与MESFET集成结构，包括：第一导电类型的衬底，位于衬底上表面的漂移区；位于漂移区上表面的第一基区；贯穿第一基区的隔离沟槽，隔离沟槽将所述第一基区分隔为第一区域和第二区域；填充在隔离沟槽内的第一隔离层；位于第一区域的第二掺杂半导体层、门极金属；位于第二掺杂半导体层的上表面的阳极金属；位于衬底的下表面的阴极金属；位于第二区域内的第二隔离层，位于第二隔离层内的第一掺杂半导体层；位于第一掺杂半导体层上表面的漏极金属、栅极金属和源极金属；位于第二隔离层的上表面的两端的隔离环接地pad。本发明高度集成，可大幅提高芯片可靠性和开关速度，并且可以在原有SiC GTO制备工艺中同步制备MESFET，有效控制制作成本。
-
公开(公告)号：CN112289857A
公开(公告)日：2021-01-29
申请号：CN202011203998.7
申请日：2020-11-02
Applicant: 湖南大学
IPC: H01L29/74 , H01L29/744 , H01L29/06
Abstract: 本发明公布了一种具有双基区，双发射区的新型SiC GTO器件，垂直方向从阳极至阴极依次包括：P+发射区、N型基区、P‑型漂移区、P型缓冲区及N+型衬底；且P+发射区连接器件阳极，N型基区连接器件门极，N+型衬底连接器件阴极；所述N型基区在纵向上至少为1层结构；所述P+发射区在纵向上至少为1层结构。本发明具有注入效率高，电流增益大，门极电流稳定性高，所需驱动电流小，驱动功率小等优点，适用于高压、高脉冲电流的应用场合。
-
公开(公告)号：CN111599858A
公开(公告)日：2020-08-28
申请号：CN201911348030.0
申请日：2019-12-24
Applicant: 湖南大学
IPC: H01L29/739 , H01L29/16 , H01L29/06
Abstract: 本发明提供了一种抑制dv/dt，di/dt噪音的高压SiC IGBT结构，该改进型半导体结构包括：与阳极欧姆电极接触的P型注入层，与P型注入层上表面接触的N缓冲层，与N缓冲层上表面接触的N-漂移层，与N-漂移层上表面接触的电流扩展层；其中，N-漂移层掺杂浓度目前为目前高压碳化硅器件耐压层典型浓度的1.2～4倍；将N缓冲层分为多个区域，其浓度由P+注入层至N-漂移层方向递增。针对现有技术中SiC IGBT的dv/dt，di/dt噪音较强的问题，本发明提供的半导体结构将能够将关断瞬态过程中的耗尽区限制在漂移层内，有效避免了穿通效应的产生，从而大幅度地抑制dv/dt，di/dt噪音的产生，同时能够稳定功率损耗在合理的范围内。
-
-
-
-
-
Search Results
6
records
(took 0.017 seconds)
