公开(公告)号：CN117737840A

公开(公告)日：2024-03-22

申请号：CN202311756261.1

申请日：2023-12-19

Applicant: 湖南三安半导体有限责任公司

Inventor： 刘昱岐 ,  胡洪雨 ,  李义 ,  杜伟华 ,  李毕庆

IPC: C30B25/12 ,  C23C16/26 ,  C23C16/32 ,  C23C16/458 ,  C04B35/83 ,  C04B35/565 ,  C04B35/622

Abstract: 本披露公开了一种用于承载外延片的复合式载盘及C/C‑SiC复合材料的制备方法。所述用于承载外延片的复合式载盘包括石墨底座、外遮挡环和内遮挡环。所述石墨底座包括设置于石墨底座顶部的第一环形凸起；所述外遮挡环环形套设于所述石墨底座上的所述第一环形凸起的外侧；所述内遮挡环设置于所述石墨底座上的所述第一环形凸起处；其中，所述外遮挡环和所述内遮挡环配合以包覆所述第一环形凸起，所述外延片设置于所述石墨底座上的所述内遮挡环之间。如此解决了化学气相沉积形成的碳化硅遮挡环开裂的问题以及薄片石墨变形的问题。

公开(公告)号：CN117878138A

公开(公告)日：2024-04-12

申请号：CN202311691089.6

申请日：2023-12-09

Applicant: 湖南三安半导体有限责任公司

Inventor： 曾为 ,  杜伟华 ,  李毕庆 ,  张洁

IPC: H01L29/06 ,  H01L29/30 ,  H01L29/16 ,  H01L21/02 ,  H01L21/04

Abstract: 本申请提供一种碳化硅半导体外延片及其制备方法、碳化硅半导体器件，碳化硅半导体外延片包括碳化硅衬底、第一碳化硅外延层以及第二碳化硅外延层。其中，第一碳化硅外延层设置于碳化硅衬底上；第二碳化硅外延层设置于第一碳化硅外延层上；其中，第一碳化硅外延层的位错密度小于碳化硅衬底的位错密度。具体的，本申请中的第一碳化硅外延层的位错密度小于碳化硅衬底的位错密度，且采用第一碳化硅外延层作为第二碳化硅外延层的生长表面，大大降低了碳化硅衬底晶体位错向第二碳化硅外延层延伸或转化的概率，能够显著提高了外延片良率，为后续提升碳化硅半导体器件的良率和可靠性打下坚实基础。

公开(公告)号：CN116200822A

公开(公告)日：2023-06-02

申请号：CN202310074944.2

申请日：2023-01-18

Applicant: 湖南三安半导体有限责任公司

Inventor： 曾为 ,  杜伟华 ,  张洁 ,  李毕庆

IPC: C30B25/12 ,  C23C16/458 ,  C23C16/32 ,  C23C16/56 ,  H01L21/683 ,  C30B29/36

Abstract: 本申请提供一种晶圆承载盘及其制备方法。该晶圆承载盘的制备方法包括：提供承载主体；在所述承载主体的表面形成第一缓冲层；所述第一缓冲层被配置为第一α相碳化硅；在所述第一缓冲层背离所述承载主体的一侧表面形成第二缓冲层，所述第二缓冲层被配置为第二α相碳化硅。该方法所制得的晶圆承载板极大缓解了外延晶圆背面粗糙化程度；进而可以有效提高后期蒸镀至外延晶圆背面的金属层的粘附性，降低了金属层从外延晶圆背面脱落的风险；同时，改善了外延晶圆的翘曲程度；外延晶圆与晶圆承载盘的接触也会更加均匀和紧密。

公开(公告)号：CN117476741A

公开(公告)日：2024-01-30

申请号：CN202311132937.X

申请日：2023-09-04

Applicant: 湖南三安半导体有限责任公司

Inventor： 杜伟华 ,  张洁 ,  曾为 ,  肖旭凌 ,  李毕庆 ,  江协龙

IPC: H01L29/06 ,  H01L29/16 ,  H01L29/167 ,  H01L21/04

Abstract: 本申请提供一种碳化硅半导体外延片及其制造方法、碳化硅半导体器件，包括：衬底和外延层，外延层包括缓冲层和设置在缓冲层上的第一漂移层；第一漂移层包括沿衬底到缓冲层方向叠设的多个半导体叠层，每个半导体叠层均包括一个第一单元和一个叠设在第一单元上的第二单元；第一单元包括一个第一掺杂碳化硅层，第二单元包括沿衬底到缓冲层方向上叠层设置的至少一个第二掺杂碳化硅层，同一半导体叠层中第一掺杂碳化硅层的掺杂浓度大于第二掺杂碳化硅层的掺杂浓度，多个半导体叠层中的至少一个的第二单元包括至少一个高阻层，如此，增强了半导体器件的电流扩展、降低漏电特性，提升了器件的耐压水平。

公开(公告)号：CN116230533A

公开(公告)日：2023-06-06

申请号：CN202310282738.0

申请日：2023-03-21

Applicant: 湖南三安半导体有限责任公司

Inventor： 夏德洋 ,  陈帅 ,  张洁 ,  李毕庆

IPC: H01L21/335 ,  H01L21/56 ,  H01L29/778 ,  H01L23/29

Abstract: 本发明公开了一种氮化镓晶体管的制备方法、氮化镓晶体管及芯片，其中，该氮化镓晶体管的制备方法包括：提供半导体基材；在半导体基材上形成多层半导体层；在半导体层上形成复合层；其中，复合层为包含氮化硅的复合结构，且在复合结构中，靠近半导体层的氮化硅的占比小于远离半导体层的氮化硅的占比；在复合层上设置源极、栅极和漏极，源极、栅极和漏极之间彼此间隔设置；源极、栅极和漏极分别贯穿复合层与半导体层接触；本申请的氮化镓晶体管的制备方法，形成包含氮化硅复合结构的复合层，其密闭性更好，能有效避免钝化层对势垒层的腐蚀，且使得钝化层与势垒层之间的界面和表面平整，提高钝化效果，进而提高氮化镓晶态管的性能。