-
公开(公告)号:CN118132033A
公开(公告)日:2024-06-04
申请号:CN202310077302.8
申请日:2023-01-17
Applicant: 清华大学
Abstract: 本公开涉及一种感存算融合装置、芯片和电子设备,所述装置包括:多个感存算单元,感存算单元包括K个传感元件,所述传感元件的第一端连接于字线,传感元件的第二端连接于位线,所述传感元件可感测外部输入量的变化,其中,K≥0且为整数;控制单元,用于:控制所述字线、所述位线的电压,以使得所述感存算单元执行目标操作;读取所述位线的电压或电流以获得操作结果。本公开实施例通过传感元件实现感存算单元,将存内计算与传感结合,通过传感元件实现对外界环境的传感,通过控制所述字线、所述位线的电压,以使得所述感存算单元执行目标操作,可以实现设备的原地传感、存储和计算,可以降低连线、控制复杂度,降低延时,提高可靠性及能效。
-
公开(公告)号:CN114298297A
公开(公告)日:2022-04-08
申请号:CN202111665757.9
申请日:2021-12-31
Applicant: 清华大学
Abstract: 本公开涉及一种存内计算装置、芯片及电子设备,所述装置包括:存算阵列,包括至少一个存内计算单元,所述存内计算单元包括第一开关、第二开关、第三开关、第四开关、耦合电容、第一位线、第二位线、第三位线、第一字线、第二字线及第三字线;控制模块,连接于所述存算阵列,用于控制各个字线、各个位线的电压状态,以通过所述存算阵列读写数据,或进行存内计算。本公开实施例通过将第一开关、第二开关和第三开关、第四开关设置为差分的形式,通过第二开关、第三开关的两个端口之间电压的差值确定存储值,可以实现高精度、低电路复杂度、高能效的存内计算,且具有较长的数据保持时间,数据刷新开销小,具有高可靠性的特点。
-
公开(公告)号:CN118253035A
公开(公告)日:2024-06-28
申请号:CN202310209125.4
申请日:2023-02-27
Applicant: 清华大学
IPC: A61N1/36
Abstract: 本公开涉及一种可编程有源神经刺激装置、电子设备,所述装置包括:多个刺激电路单元,每个刺激电路单元均包括写操作组件、信息存储组件与刺激操作组件,所述写操作组件、所述信息存储组件及所述刺激操作组件相互连接,控制模块,连接于至少一个刺激电路单元,用于:控制所述写操作组件对所述信息存储组件进行写操作以写入刺激信息,所述刺激信息用于确定进行神经电刺激的刺激信号的强度;通过所述写操作组件控制所述刺激操作组件的控制端的电压或电流,以使得所述刺激操作组件根据所述信息存储组件内存储的刺激信息输出刺激信号。本公开实施例可以实现神经电刺激,通过大规模集成刺激电路单元,能够实现通道数的大规模提升,大幅降低成本。
-
-