阻变存储器中下电极层的形成方法

    公开(公告)号:CN103258953B

    公开(公告)日:2015-06-24

    申请号:CN201310204962.4

    申请日:2013-05-28

    Applicant: 清华大学

    Abstract: 本发明公开一种阻变存储器中下电极层的形成方法,包括以下步骤:提供衬底,在衬底之上形成隔离层,在隔离层之上形成金属互连层;在金属互连层之上形成图形化的介质层;沉积电极金属材料并进行化学机械抛光处理,在金属互连层之上并且在介质层之间形成初始电极层;对初始电极层进行刻蚀,以使初始电极层的顶部表面低于介质层的顶部表面;再次沉积电极金属材料并进行化学机械抛光处理,在初始电极层之上并且在介质层之间形成增生电极层,初始电极层与增生电极层连成整体,作为下电极层。本发明消除了金属电极上的小孔,保证金属电极的均一性,优化了金属电极的性能,进而有利于微小尺寸的新型器件的发展。

    具有异质结结构的阻变存储器及其读取方法

    公开(公告)号:CN103345935A

    公开(公告)日:2013-10-09

    申请号:CN201310218048.5

    申请日:2013-06-03

    Applicant: 清华大学

    Abstract: 本发明提出一种具有异质结结构的阻变存储器,其阻变存储单元包括:下电极;形成在下电极之上的阻变层;形成在阻变层之上的附加氧化层,其中,附加氧化层与阻变层构成异质结结构,下电极通过金属互连与阻变存储器的字线或位线中的其一相连,异质结结构通过金属互连与阻变存储器的字线或位线中的另一相连,字线与位线呈横纵交叉。本发明还提出一种具有异质结结构的阻变存储器的读取方法,采用本发明公开的具有异质结结构的阻变存储器,包括以下步骤:在所述阻变存储单元对应的字线或位线的其一加电压+0.5Vread,在所述阻变存储单元对应的字线或位线的另一加电压-0.5Vread,读取数据。本发明具有稳定可靠,读取准确的优点。

    具有肖特基势垒结构的阻变存储单元及其形成方法

    公开(公告)号:CN103296051A

    公开(公告)日:2013-09-11

    申请号:CN201310209915.9

    申请日:2013-05-30

    Applicant: 清华大学

    Abstract: 本发明提出一种具有肖特基势垒结构的阻变存储单元及其形成方法,其中该阻变存储单元包括:下电极;形成在下电极之上的阻变层;形成在阻变层之上的中间金属层;形成在中间金属层之上的半导体材料层;以及形成在半导体材料层上的上电极,其中,中间金属层与半导体材料层形成肖特基势垒结构。本发明的具有肖特基势垒结构的阻变存储单元具有结构简单,限流效果好的优点,本发明的具有肖特基势垒结构的阻变存储单元及其形成方法具有简单易行,工艺兼容的优点。

    阻变存储器中下电极层的形成方法

    公开(公告)号:CN103258953A

    公开(公告)日:2013-08-21

    申请号:CN201310204962.4

    申请日:2013-05-28

    Applicant: 清华大学

    Abstract: 本发明公开一种阻变存储器中下电极层的形成方法,包括以下步骤:提供衬底,在衬底之上形成隔离层,在隔离层之上形成金属互连层;在金属互连层之上形成图形化的介质层;沉积电极金属材料并进行化学机械抛光处理,在金属互连层之上并且在介质层之间形成初始电极层;对初始电极层进行刻蚀,以使初始电极层的顶部表面低于介质层的顶部表面;再次沉积电极金属材料并进行化学机械抛光处理,在初始电极层之上并且在介质层之间形成增生电极层,初始电极层与增生电极层连成整体,作为下电极层。本发明消除了金属电极上的小孔,保证金属电极的均一性,优化了金属电极的性能,进而有利于微小尺寸的新型器件的发展。

Patent Agency Ranking