-
Patent Agency Ranking
公开(公告)号：CN109542839A
公开(公告)日：2019-03-29
申请号：CN201910049564.7
申请日：2019-01-18
Applicant: 清华大学
Abstract: 本发明公开了一种融合非易失多值存储与逻辑运算功能的动态可控器件单元，包括：主晶体管，主晶体管的栅极控制端串联有一个的两端非易失多值可变性阻抗，两端非易失多值可变性阻抗的两端分别为所属主晶体管的栅极控制端与单元整体栅极控制输入端；控制晶体管，控制晶体管的源极和漏极与两端非易失多值可变性阻抗并联；两端非易失多值可变性阻抗，用于当其维持在不同阻抗值时，通过单元整体栅极控制输入端对主晶体管进行栅控时的阈值电压不同，进而实现多值存储的功能。该单元有效解决传统芯片架构中运算单元与存储单元分立实现，使得在计算过程中数据在运算单元与存储单元之间搬运限制了芯片速度进一步提升的技术问题。
-
公开(公告)号：CN110601673A
公开(公告)日：2019-12-20
申请号：CN201910739639.4
申请日：2019-08-12
Applicant: 清华大学
Abstract: 本发明公开了基于铪系铁电薄膜的声表面波器件及薄膜体声波器件，声表面波器件包括在衬底上集成的谐振/滤波组件和传感组件中的任意一种或两种，各组件均分别包括依次层叠的底电极层、压电层和顶电极层；薄膜体声波器件包括在衬底上集成的谐振/滤波组件、传感组件中的任意一种或两种，各组件均分别包括依次层叠的底电极层、压电层和顶电极层；两类声波器件中的各压电层均分别是通过掺杂有锆、铝或硅的铪系铁电薄膜，使用原子层沉积工艺制得。本发明能够在铪系铁电薄膜上制备出两类声波器件和存储器件，可以将环境感知、信号处理与存储进行集成，有利于提高电子设备的集成度和工作速度。
-
公开(公告)号：CN109542839B
公开(公告)日：2024-09-03
申请号：CN201910049564.7
申请日：2019-01-18
Applicant: 清华大学
Abstract: 本发明公开了一种融合非易失多值存储与逻辑运算功能的动态可控器件单元，包括：主晶体管，主晶体管的栅极控制端串联有一个的两端非易失多值可变性阻抗，两端非易失多值可变性阻抗的两端分别为所属主晶体管的栅极控制端与单元整体栅极控制输入端；控制晶体管，控制晶体管的源极和漏极与两端非易失多值可变性阻抗并联；两端非易失多值可变性阻抗，用于当其维持在不同阻抗值时，通过单元整体栅极控制输入端对主晶体管进行栅控时的阈值电压不同，进而实现多值存储的功能。该单元有效解决传统芯片架构中运算单元与存储单元分立实现，使得在计算过程中数据在运算单元与存储单元之间搬运限制了芯片速度进一步提升的技术问题。
-
公开(公告)号：CN110601673B
公开(公告)日：2021-08-13
申请号：CN201910739639.4
申请日：2019-08-12
Applicant: 清华大学
Abstract: 本发明公开了基于铪系铁电薄膜的声表面波器件及薄膜体声波器件，声表面波器件包括在衬底上集成的谐振/滤波组件和传感组件中的任意一种或两种，各组件均分别包括依次层叠的底电极层、压电层和顶电极层；薄膜体声波器件包括在衬底上集成的谐振/滤波组件、传感组件中的任意一种或两种，各组件均分别包括依次层叠的底电极层、压电层和顶电极层；两类声波器件中的各压电层均分别是通过掺杂有锆、铝或硅的铪系铁电薄膜，使用原子层沉积工艺制得。本发明能够在铪系铁电薄膜上制备出两类声波器件和存储器件，可以将环境感知、信号处理与存储进行集成，有利于提高电子设备的集成度和工作速度。
-
公开(公告)号：CN209231927U
公开(公告)日：2019-08-09
申请号：CN201920091563.4
申请日：2019-01-18
Applicant: 清华大学
Abstract: 本实用新型公开了一种融合非易失多值存储与逻辑运算功能的动态可控器件单元，包括：主晶体管，主晶体管的栅极控制端串联有一个的两端非易失多值可变性阻抗，两端非易失多值可变性阻抗的两端分别为所属主晶体管的栅极控制端与单元整体栅极控制输入端；控制晶体管，控制晶体管的源极和漏极与两端非易失多值可变性阻抗并联；两端非易失多值可变性阻抗，用于当其维持在不同阻抗值时，通过单元整体栅极控制输入端对主晶体管进行栅控时的阈值电压不同，进而实现多值存储的功能。该单元有效解决传统芯片架构中运算单元与存储单元分立实现，使得在计算过程中数据在运算单元与存储单元之间搬运限制了芯片速度进一步提升的技术问题。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
Search Results
5
records
(took 0.015 seconds)
