-
公开(公告)号：CN106097265A
公开(公告)日：2016-11-09
申请号：CN201610405989.3
申请日：2016-06-08
Applicant: 清华大学
CPC classification number: G06T5/004 , G06T5/20 , G06T2207/20024
Abstract: 本发明公开了一种高斯滤波装置，所述装置包含一个或多个滤波单元，所述滤波单元包含m×n个输出节点、m×n个中间节点以及m×n个输入节点，其中：m×n路待处理信号分别从m×n个所述输入节点输入，经滤波后分别由m×n个所述输出节点输出m×n路滤波结果信号；输出节点/中间节点间通过第一电阻或第二电阻相连；每个输出节点对应一个中间节点，相对应的输出节点与中间节点间通过第三电阻相连；所述第一电阻与所述第三电阻为正电阻，所述第二电阻为负电阻。与现有技术相比，使用本发明的装置进行高斯滤波处理，不仅大大提高了处理速度，降低了处理能耗，而且提高了处理精度。
-
公开(公告)号：CN103488457B
公开(公告)日：2016-08-31
申请号：CN201310446397.2
申请日：2013-09-26
Applicant: 清华大学
IPC: G06F7/50
Abstract: 本发明公开了一种可变延时预测方法，其包括以下步骤：S101、输入待执行加法运算的操作数中的第i至第i＋n位以及转移态，其中，转移态为操作数中第i－1位对应的加法器输出的进位信号的当前态与进位信号的保留态比较的结果；S102、根据对第i至第i＋n位进行的逻辑运算判断当前操作数是否存在长关键路径被激发的情况；S103、基于转移态和部分当前操作数产生的使能信号来决定是否给待执行加法运算分配额外的时钟，同时产生进位选择信号来确定传播给当前操作数中的第i位对应的加法器的进位值。采用本预测方法的改进的加法器电路结构能够保证加法器正确无误运行的同时，进一步降低电路供电电压或者提高电路的运行频率。
-
公开(公告)号：CN118689447A
公开(公告)日：2024-09-24
申请号：CN202310306302.0
申请日：2023-03-21
Abstract: 本申请实施例公开了一种存内计算器件及存内计算方法，其中，该存内计算方法包括：将每个电容器充电至第一预设电压；在某一时刻，将一个或多个存内计算单元中的一个存内计算单元的输入信号与存内计算单元的存储器件中的权值数据进行乘运算，得到一个或多个Tile输出的乘运算结果；每个Tile输出的乘运算结果通过与该Tile连接的电容器的电压表示，电容器的电压包括第一预设电压、第二预设电压或第三预设电压；对一个或多个Tile输出的乘运算结果进行累加运算。本申请实施例通过电容器存储的不同值，能够实现有符号的乘累加运算，提升存内计算架构对网络的适配度。
-
Patent Agency Ranking
公开(公告)号：CN104700373A
公开(公告)日：2015-06-10
申请号：CN201510138175.3
申请日：2015-03-26
Applicant: 清华大学
IPC: G06T5/00
Abstract: 本发明公开了一种针对图像模拟信号的多尺度高斯滤波装置，所述装置用于对待处理图像模拟信号进行多尺度高斯滤波从而获取滤波后的图像模拟信号，其中：所述装置包含多个高斯滤波单元；每个所述高斯滤波单元由多个有源电路构成的负电阻和普通正电阻按照特定的网络连接方式连接构成。本发明还公开了一种针对图像模拟信号的多尺度高斯滤波装置的构造方法。与现有技术相比，使用本发明的装置进行高斯滤波处理，不仅大大提高了处理速度，而且降低了处理能耗。
-
公开(公告)号：CN104700373B
公开(公告)日：2018-01-16
申请号：CN201510138175.3
申请日：2015-03-26
Applicant: 清华大学
IPC: G06T5/00
Abstract: 本发明公开了一种针对图像模拟信号的多尺度高斯滤波装置，所述装置用于对待处理图像模拟信号进行多尺度高斯滤波从而获取滤波后的图像模拟信号，其中：所述装置包含多个高斯滤波单元；每个所述高斯滤波单元由多个有源电路构成的负电阻和普通正电阻按照特定的网络连接方式连接构成。本发明还公开了一种针对图像模拟信号的多尺度高斯滤波装置的构造方法。与现有技术相比，使用本发明的装置进行高斯滤波处理，不仅大大提高了处理速度，而且降低了处理能耗。
-
公开(公告)号：CN104917515A
公开(公告)日：2015-09-16
申请号：CN201510257713.0
申请日：2015-05-19
Applicant: 清华大学
IPC: H03K19/20
Abstract: 本发明公开了一种噪声可容忍的通用数字逻辑电路，其包括：具有若干输入端的主数字逻辑门电路，用于将若干输入信号进行相应地逻辑电平转换后进行输出；反相器，其输入端与所述原始数字逻辑门电路的输出端连接，用于将所述原始数字逻辑门电路的输出进行反相；差分串联电压开关模块，其第一输入端与反相器的输出端进行连接，第二输入端与所述逻辑门电路的输出端连接，以抑制原始输入信号中的噪声，并进一步产生差分信号输出；反馈环路，其差分输入端与所述差分串联电压开关模块的差分输出端连接以进行马尔科夫场电路的映射，从而进一步降低数字逻辑电路的噪声。
-
公开(公告)号：CN103488457A
公开(公告)日：2014-01-01
申请号：CN201310446397.2
申请日：2013-09-26
Applicant: 清华大学
IPC: G06F7/50
Abstract: 本发明公开了一种可变延时预测方法，其包括以下步骤：S101、输入待执行加法运算的操作数中的第i至第i＋n位以及转移态，其中，转移态为操作数中第i－1位对应的加法器输出的进位信号的当前态与进位信号的保留态比较的结果；S102、根据对第i至第i＋n位进行的逻辑运算判断当前操作数是否存在长关键路径被激发的情况；S103、基于转移态和部分当前操作数产生的使能信号来决定是否给待执行加法运算分配额外的时钟，同时产生进位选择信号来确定传播给当前操作数中的第i位对应的加法器的进位值。采用本预测方法的改进的加法器电路结构能够保证加法器正确无误运行的同时，进一步降低电路供电电压或者提高电路的运行频率。
-
公开(公告)号：CN201853400U
公开(公告)日：2011-06-01
申请号：CN201020509261.3
申请日：2010-08-30
Applicant: 清华大学科教仪器厂
IPC: G09B23/18
Abstract: 本实用新型提出的主从式电路示教板包括电工技术的主从式电路示教板和数字电路的主从式电路示教板。示教板由主电路和从电路组成，装配到带金属框架的基板之上。从电路是可拆卸电路，实施不同实验时选择不同的从电路插接到基板上即可。其中：电工技术主从式示教板的主电路功能模块由元件库、电压源电路、数字电压表电路一、数字电流表电路一、数字电压表电路二、数字电流表电路二、电感、测试电路组成。电工技术主从式示教板的从电路由电路示教板一、电路示教板二、电路示教板三组成。数字电路主从式示教板的主电路功能模块由逻辑电平电路一、逻辑电平电路二、脉冲源电路、数码显示电路一、数字电压表、数字电流表、数码显示电路二、测试电路组成。数字电路主从式示教板的从电路由基本门电路与组合逻辑电路板、编码器与译码器电路板、触发器与时序电路板、计数器电路板组成。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.018 seconds)
