-
公开(公告)号：CN101788932A
公开(公告)日：2010-07-28
申请号：CN201010034240.5
申请日：2010-01-15
Applicant: 清华大学
Abstract: 一种用于提高可靠性的软硬件协同容错系统属于嵌入式高可靠性系统领域，其特征在于，含有：存储器、处理器、内部互连网络、硬件加速模块和该硬件加速模块的控制和测试模块，所述处理器通过内部互连网络控制硬件加速模块的控制和测试模块，对于存储在处理器中的软件模块对应的待测硬件加速模块进行测试向量测试，并在测试有效后再通过所述控制模块进行对应的硬件加速模块的数据处理。若对应的待测硬件加速模块存在问题，处理器再次通过内部互连网络与存储器相连，通过预存储的软件指令来完成软件模块的操作。本发明可降低容错系统对硬件资源的开销，同时也实现了软件控制下的硬件BIST内建自测试，实现了测试与容错机制的融合。
-
公开(公告)号：CN101788932B
公开(公告)日：2012-02-08
申请号：CN201010034240.5
申请日：2010-01-15
Applicant: 清华大学
Abstract: 一种用于提高可靠性的软硬件协同容错系统属于嵌入式高可靠性系统领域，其特征在于，含有：存储器、处理器、内部互连网络、硬件加速模块和该硬件加速模块的控制和测试模块，所述处理器通过内部互连网络控制硬件加速模块的控制和测试模块，对于存储在处理器中的软件模块对应的待测硬件加速模块进行测试向量测试，并在测试有效后再通过所述控制模块进行对应的硬件加速模块的数据处理。若对应的待测硬件加速模块存在问题，处理器再次通过内部互连网络与存储器相连，通过预存储的软件指令来完成软件模块的操作。本发明可降低容错系统对硬件资源的开销，同时也实现了软件控制下的硬件BIST内建自测试，实现了测试与容错机制的融合。
-
Search Results
2
records
(took 0.015 seconds)
