一种Turbo和LDPC码速率匹配和交织器共享存储设计方法

    公开(公告)号:CN114629507B

    公开(公告)日:2023-08-04

    申请号:CN202210088999.4

    申请日:2022-01-25

    Applicant: 海南大学

    Abstract: 本发明提供了一种Turbo和LDPC码速率匹配和交织器的共享存储设计方法:步骤1、输入数据流,并判断其交织类型;步骤2、对于步骤1中输入的数据进行预计算,同时确定交织器容量大小;步骤3、将数据流输入数据置换网络中,并进行相应的行列变换或者移位处理,利用地址生成单元根据地址映射公式生成写地址;根据使能信号和控制信号生成读地址;步骤4、将步骤3处理后数据根据写地址写入数据存储器中;步骤5、从数据存储器中根据读地址输出数据。利用本发明方法能够将两种编码的交织器功能集中在单一的体系结构中共享实现。不同标准的切换为基带处理器提供了新的选择,在一定程度上提高了整个系统的灵活性,解决了传统方法中多个传输标准分别实现多个交织器,造成硅成本极剧增加的问题。

    对称矩阵的上三角部分存储装置和并行读取方法

    公开(公告)号:CN109614149B

    公开(公告)日:2020-10-02

    申请号:CN201811314509.8

    申请日:2018-11-06

    Applicant: 海南大学

    Inventor: 刘大可 刘劭晗

    Abstract: 本发明实施例提供对称矩阵的上三角部分存储装置和并行读取方法,所述装置包括:存储模块选择电路,用于选择待存取的对称矩阵上三角部分各元素对应的存储模块;地址生成电路,用于计算所述待存取的对称矩阵上三角部分各元素在其对应的存储模块中的逻辑地址;并行的m个存储模块,用于存储所述待存取的对称矩阵上三角部分各元素所对应的数据;数据混洗模块,用于对从所述存储模块中读取出的数据进行混洗操作。本发明实施例只需对对称矩阵的上三角部分进行存储,并支持并行读取并恢复对称矩阵的任意行向量和列向量,能够充分利用硬件的并行计算单元,从而可将对称矩阵运算的算法效率提升到通用矩阵运算的算法效率层次。

    一种卷积神经网络中边缘填充和滤波器膨胀运算方法及系统

    公开(公告)号:CN109615059A

    公开(公告)日:2019-04-12

    申请号:CN201811315318.3

    申请日:2018-11-06

    Applicant: 海南大学

    Abstract: 本发明提供一种卷积神经网络中边缘填充和滤波器膨胀运算方法及系统,包括:根据输入的数据块和滤波器数据块的控制信号,对边缘填充运算后的输入数据块和膨胀运算后的滤波器数据块进行填零判定,获得数据控制信号;根据数据控制信号,对第一输入数据向量和第一滤波器数据向量进行填零运算,获得第二输入数据向量和第二滤波器数据向量;对第二输入数据向量和第二滤波器数据向量进行卷积神经网络的逻辑运算。本发明提供的方法,依据程序中提供的对滤波器数据块和输出数据块的索引向量来判断当前运算是否处在输入填零或者滤波器填零的位置,用硬件结构实现原来需要软件编程实现的判断跳转功能,实现对输入边缘填充运算、滤波器膨胀运算的加速。

    一种支持数据级并行和多指令融合的二维数据通路架构

    公开(公告)号:CN109558170A

    公开(公告)日:2019-04-02

    申请号:CN201811314543.5

    申请日:2018-11-06

    Applicant: 海南大学

    CPC classification number: G06F9/3853 G06F9/3887

    Abstract: 本发明提供一种支持数据级并行和多指令融合的二维数据通路架构,包括逐层依次设置的并行乘法单元、二维算术单元和后处理单元;所述并行乘法单元由多个并行的乘法器构成,用于并行执行多路实数的相乘运算、指数运算或者旁路操作;所述二维算术单元的输入端连接所述并行乘法单元的输出端,且所述二维算术单元包括多个呈二维排布的纵向多层、各层横向并行的算术逻辑单元,各纵向多层之间以及各层横向并行的算术逻辑单元之间通过数据交换网络进行连接;所述后处理单元的输入端连接所述二维算术单元的输出端,用于执行后处理操作。本发明能够有效提高该架构在特殊数字信号处理中的普遍适用性,并有效提高架构的处理性能及效率。

    一种自共轭矩阵的三角部分存储装置和并行读取方法

    公开(公告)号:CN109635235B

    公开(公告)日:2020-09-25

    申请号:CN201811314439.6

    申请日:2018-11-06

    Applicant: 海南大学

    Inventor: 刘大可 刘劭晗

    Abstract: 本发明实施例提供自共轭矩阵的三角部分存储装置和并行读取方法,所述装置包括:存储模块选择电路,用于选择待存取的自共轭矩阵三角部分各元素对应的存储模块;地址生成电路,用于计算所述待存取的自共轭矩阵三角部分各元素在其对应的存储模块中的逻辑地址;并行的m个存储模块,用于存储所述待存取的自共轭矩阵三角部分各元素所对应的数据;数据混洗模块,用于对从所述存储模块中读取出的数据进行混洗操作;取共轭模块,用于对经过混洗后的数据进行旁路操作和取共轭操作。本发明实施例只需对自共轭矩阵的三角部分进行存储,并支持并行读取并恢复自共轭矩阵的任意行向量和列向量,能充分利用硬件的并行计算单元,提高矩阵运算算法效率。

    对称矩阵的下三角部分存储装置和并行读取方法

    公开(公告)号:CN109635236B

    公开(公告)日:2020-08-21

    申请号:CN201811315309.4

    申请日:2018-11-06

    Applicant: 海南大学

    Inventor: 刘大可 刘劭晗

    Abstract: 本发明实施例提供对称矩阵的下三角部分存储装置和并行读取方法,所述装置包括:存储模块选择电路,用于选择待存取的对称矩阵下三角部分各元素对应的存储模块;地址生成电路,用于计算所述待存取的对称矩阵下三角部分各元素在其对应的存储模块中的逻辑地址;并行的m个存储模块,用于存储所述待存取的对称矩阵下三角部分各元素所对应的数据;数据混洗模块,用于对从所述存储模块中读取出的数据进行混洗操作。本发明实施例只需要对对称矩阵的下三角部分进行存储,并且支持并行读取并恢复对称矩阵的任意行向量和列向量,能够充分利用硬件的并行计算单元,提高矩阵运算算法效率。

    自共轭矩阵的下三角部分存储装置和并行读取方法

    公开(公告)号:CN109614582B

    公开(公告)日:2020-08-11

    申请号:CN201811315278.2

    申请日:2018-11-06

    Applicant: 海南大学

    Inventor: 刘大可 刘劭晗

    Abstract: 本发明实施例提供自共轭矩阵的下三角部分存储装置和并行读取方法,所述装置包括:存储模块选择电路,用于选择待存取的自共轭矩阵下三角部分各元素对应的存储模块;地址生成电路,用于计算待存取的自共轭矩阵下三角部分各元素在其对应的存储模块中的逻辑地址;并行的m个存储模块,用于存储待存取的自共轭矩阵下三角部分各元素所对应的数据;数据混洗模块,用于对从所述存储模块中读取出的数据进行混洗操作;取共轭模块,用于对经过混洗后的数据进行旁路操作和取共轭操作。本发明实施例只需对自共轭矩阵的下三角部分进行存储,并支持并行读取并恢复自共轭矩阵的任意行向量和列向量,能充分利用硬件的并行计算单元,提高矩阵运算算法效率。

    自共轭矩阵的上三角部分存储装置和并行读取方法

    公开(公告)号:CN109558567B

    公开(公告)日:2020-08-11

    申请号:CN201811315346.5

    申请日:2018-11-06

    Applicant: 海南大学

    Inventor: 刘大可 刘劭晗

    Abstract: 本发明实施例提供自共轭矩阵的上三角部分存储装置和并行读取方法,所述装置包括:存储模块选择电路,用于选择待存取的自共轭矩阵上三角部分各元素对应的存储模块;地址生成电路,用于计算所述待存取的自共轭矩阵上三角部分各元素在其对应的存储模块中的逻辑地址;并行的m个存储模块,用于存储所述待存取的自共轭矩阵上三角部分各元素所对应的数据;数据混洗模块,用于对从所述存储模块中读取出的数据进行混洗操作;取共轭模块,用于对经过混洗后的数据进行旁路操作和取共轭操作。本发明实施例只需对自共轭矩阵的上三角部分进行存储,并支持并行读取并恢复自共轭矩阵的任意行向量和列向量,能充分利用硬件的并行计算单元,提高矩阵运算效率。

Patent Agency Ranking