-
公开(公告)号：CN118632612A
公开(公告)日：2024-09-10
申请号：CN202310232447.0
申请日：2023-03-07
Applicant: 浙江驰拓科技有限公司
Abstract: 本申请提供了一种半导体器件的制作方法以及半导体器件。该方法包括：首先，获取第一保护层与第一金属层以及MTJ存储单元的尺寸关系，得到关系式，并根据关系式、第一金属层的预计尺寸以及MTJ存储单元的预计尺寸，确定第一保护层的厚度为目标厚度；然后，提供包括第一介质层以及位于第一介质层的部分表面上的MTJ存储单元的基底；之后，在第一介质层以及MTJ存储单元的裸露表面上形成层叠的第一保护层以及第二介质层，使得第一保护层的厚度为目标厚度；之后，去除部分第二介质层以及部分第一保护层，得到第一沟槽；最后，在第一沟槽中形成第二金属层，并在第二金属层的远离基底的部分表面上形成第一金属层。保证了半导体器件的性能较好。
-
公开(公告)号：CN119233647A
公开(公告)日：2024-12-31
申请号：CN202310790767.8
申请日：2023-06-29
Applicant: 浙江驰拓科技有限公司
Abstract: 本发明涉及磁存储领域，特别是涉及一种多类MRAM阵列及其制备方法，通过设置阵列导电基底；依次在所述阵列导电基底上设置缓冲层及第一介质层，得到图形化前置物；对所述图形化前置物进行多次单类MRAM阵列图形化设置，得到功能结构前驱体；对所述功能结构前驱体上的第二介质层进行光刻与刻蚀，得到介质图形层；以所述介质图形层为掩膜，对所述目标磁存储功能层进行刻蚀，得到MTJ单元阵列；对所述MTJ单元阵列的表面一次沉积保护膜及层间介质，再进行金属互联，得到所述多类MRAM阵列。本发明将不同种类的MRAM阵列对应的MTJ单元阵列的制作，集中到一起，无需将芯片在不同设备间反复移动，大大简化了工艺流程，提升生产效率。
-
公开(公告)号：CN116367552A
公开(公告)日：2023-06-30
申请号：CN202111583992.1
申请日：2021-12-22
Applicant: 浙江驰拓科技有限公司
Abstract: 本申请公开了一种存储器，包括底电路层；设于底电路层上表面的底电极；设于底电极四周的氧化层；设于底电极上表面、由下至上层叠的存储单元层、金属硬掩膜层；设于金属硬掩膜层上表面的顶电路层。本申请中的存储器在底电极的四周设置有氧化层，即底电极侧侧壁被完全氧化，在存储单元层刻蚀过程中减少因反溅射而出现短路的状况，提升存储器的性能和良率，且由于底电极关键尺寸较大，嵌套精度卡控更为宽松且使得底电极图形化工艺实现难度显著降低；氧化层的厚度可控，可以根据存储单元层的尺寸进行调节，兼容不同尺寸的存储单元。本申请还提供一种制备方法。
-
公开(公告)号：CN215299292U
公开(公告)日：2021-12-24
申请号：CN202121682823.9
申请日：2021-07-22
Applicant: 浙江驰拓科技有限公司
Abstract: 本实用新型提供一种磁性存储单元，包括基底、底部通孔、底电极连接层和磁性隧道结，基底上设有底层金属线，底部通孔位于底层金属线上方，内部充满导电金属，底电极连接层采用多层金属膜的层叠结构，包括最顶层金属膜以及位于最顶层金属膜下方的与最顶层金属膜相邻的次顶层金属膜，其中最顶层金属膜相对于次顶层金属膜具有大的刻蚀选择比，次顶层金属膜用于调整最顶层金属膜的刻蚀形貌；磁性隧道结位于底电极连接层上方。本实用新型的磁性存储单元能够制备形貌较好的顶层金属膜的柱体结构。
-
-
-
Search Results
4
records
(took 0.03 seconds)
