基于物理不可克隆函数的安全密钥生成系统及方法

    公开(公告)号:CN116488801A

    公开(公告)日:2023-07-25

    申请号:CN202310407019.7

    申请日:2023-04-12

    Applicant: 浙江大学

    Abstract: 本发明属于硬件安全技术领域,公开了一种基于物理不可克隆函数的安全密钥生成系统及方法,包括生成模块和重建模块,所述生成模块包括:SRAM、激励生成器、寄存器组以及解码器,所述重建模块包括SRAM、激励生成器、寄存器组、解码器以及提取器。本发明利用SRAM作为物理不可克隆函数,并额外增加了纠错模块以保证生成密钥的稳定性。本发明的帮助数据是一串二进制序列,攻击者若获取不到产生这个序列的响应,则无法从序列中推断该序列在响应中的位置,也就无法从帮助数据中获取到任何与密钥有关的信息。而响应只存在于芯片内部的电路中,攻击者无法直接观察到,因此该密钥生成方案几乎不存在密钥泄露问题。

    用于集成电路芯片的抗结构攻击逻辑锁定加密装置及方法

    公开(公告)号:CN115859385A

    公开(公告)日:2023-03-28

    申请号:CN202211480296.2

    申请日:2022-11-24

    Applicant: 浙江大学

    Abstract: 本发明属于硬件安全技术领域,公开了一种用于集成电路芯片的抗结构攻击逻辑锁定加密装置及方法,包括加密逻辑、干扰逻辑、加密电路和干扰电路,所述加密逻辑为原始电路的加密逻辑,输入信号连接干扰逻辑、加密电路和干扰电路,所述加密电路和干扰电路输出连接干扰逻辑,所述加密电路和干扰电路的加密信号cs0/cs1分别异或原始电路中信号N1/N2,最终两组加密逻辑共同驱动信号N3,整个加密电路中密钥的数量为k bits,加密电路和干扰电路分别由[0:n]bits和[m:k‑1]bits驱动。本发明能够抵抗基于分析加密电路中特殊关键信号的结构攻击,实现组合逻辑逻辑锁的安全性。

    一种基于多核处理器访问的自旋锁硬件及方法

    公开(公告)号:CN115756856A

    公开(公告)日:2023-03-07

    申请号:CN202211480175.8

    申请日:2022-11-24

    Applicant: 浙江大学

    Abstract: 本发明属于多核芯片技术领域,公开了一种基于多核处理器访问的自旋锁硬件及方法,包括选择逻辑、锁池队列逻辑和锁状态逻辑;所述选择逻辑用于在硬件锁模块中指示是哪个CPU发起请求;所述锁池队列逻辑用于保存硬件锁被占用期间,其他CPU对硬件锁的访问顺序;所述锁状态逻辑用于结合锁池队列状态和选择逻辑,确认该共享区域对应锁状态。本发明在为每个临界区域建立硬件锁池的基础上,将上锁状态信号和错误信号连接每个CPU,结合总线访问和CPU直接访问锁状态来减少总线请求时间。

    一种室温吸氢的镁基储氢材料及其制备方法

    公开(公告)号:CN110155940B

    公开(公告)日:2020-11-03

    申请号:CN201910305063.0

    申请日:2019-04-16

    Applicant: 浙江大学

    Abstract: 本发明公开了一种室温吸氢的镁基储氢材料及其制备方法,该制备方法包括:在惰性气体或氢气气氛下,将MgH2与N掺杂的铌氧化物基催化剂进行球磨,得到室温吸氢的镁基储氢材料;所述MgH2与N掺杂的铌氧化物基催化剂的质量比为10~150:1;N元素与Nb元素的摩尔比为0.005~0.15:1。本发明将N元素引入到铌氧化物基催化剂中,再与MgH2进行球磨,得到的镁基储氢材料与不掺杂N的铌氧化物基催化剂相比,具有更优异的催化活性,可以进一步提高镁基储氢材料的吸放氢性能,显著降低吸放氢温度,使其在室温下就能够完全氢化;此外,镁基储氢材料还保持了较快的吸放氢速度、循环稳定性高,且储氢容量保持在6.0wt%以上。

    用于通用系统芯片的模数转换器控制装置

    公开(公告)号:CN108897264B

    公开(公告)日:2020-06-16

    申请号:CN201811132969.9

    申请日:2018-09-27

    Applicant: 浙江大学

    Inventor: 黄凯 王轲

    Abstract: 本发明提供了一种用于通用系统芯片的适用范围广的模数转换器控制装置,包括总线接口模块、寄存器模块、数据处理模块、控制时序产生模块和中断产生模块,CPU通过总线接口模块将全部控制信息写入寄存器模块,寄存器模块为模数转换器提供直接的配置信息,寄存器模块为控制时序产生模块提供配置信息,控制时序产生模块按照配置信息产生相应的转换控制信号并连接到模数转换器。本发明独立完成求和、求平均值、门限值比较、数据校正、数据搬运、单通道有限次模数转换、单通道连续模数转换、多通道有限次模数转换以及多通道连续模数转换,提高了CPU的运行效率和整个电子系统的实时性。

    用于通用系统芯片的适用范围广的模数转换器控制装置

    公开(公告)号:CN108897264A

    公开(公告)日:2018-11-27

    申请号:CN201811132969.9

    申请日:2018-09-27

    Applicant: 浙江大学

    Inventor: 黄凯 王轲

    Abstract: 本发明提供了一种用于通用系统芯片的适用范围广的模数转换器控制装置,包括总线接口模块、寄存器模块、数据处理模块、控制时序产生模块和中断产生模块,CPU通过总线接口模块将全部控制信息写入寄存器模块,寄存器模块为模数转换器提供直接的配置信息,寄存器模块为控制时序产生模块提供配置信息,控制时序产生模块按照配置信息产生相应的转换控制信号并连接到模数转换器。本发明独立完成求和、求平均值、门限值比较、数据校正、数据搬运、单通道有限次模数转换、单通道连续模数转换、多通道有限次模数转换以及多通道连续模数转换,提高了CPU的运行效率和整个电子系统的实时性。

Patent Agency Ranking