公开(公告)号：CN118101595B

公开(公告)日：2025-03-07

申请号：CN202410191642.8

申请日：2024-02-21

Applicant: 浙江大学

Inventor： 余锋 ,  邢钱舰 ,  罗吉锋

IPC: H04L49/10 ,  H04L49/109 ,  H04L49/90 ,  H04L49/118

Abstract: 本发明公开了一种适用于Multi‑die封装芯片的统一交换系统，包含：接收调度模块、数据缓存模块、数据仲裁模块、交换模块和发送调度模块；接收调度模块解析接收到的网络报文的报文头部，基于解析的目的地址进行调度信号处理；数据缓存模块根据接收调度模块的调度命令将网络报文缓存到缓存区；数据仲裁模块根据网络报文的目的地址进行仲裁完成网络交换机出口端和入口端的匹配；交换模块建立相应端口的数据通道传输数据；发送调度模块根据网路拥塞情况向入口端发送反压请求，完成一定的拥塞缓冲。本发明的适用于Multi‑die封装芯片的统一交换系统，通过缓冲区映射、分布式Crossbar交叉开关和统一接口等方法，极大的减少了Multi‑die封装架构下的网络交换芯片在裸片间的连接。

公开(公告)号：CN119030905A

公开(公告)日：2024-11-26

申请号：CN202310591168.3

申请日：2023-05-24

Applicant: 浙江大学

Inventor： 余锋 ,  邢钱舰 ,  金铭铭

IPC: H04L43/18 ,  H04L69/22 ,  H04L43/50

Abstract: 本发明公开了一种用于FC和以太网的协议分析仪系统，包含：分析仪上层管理模块，用于用户对用于FC和以太网的协议分析仪系统进行控制、监控以及对分析口数据进行分析；分析仪中间层管理模块，用于将分析仪上层管理模块的命令报文进行解析并通过PCIe控制或发送数据给分析仪逻辑模块，获取并处理分析仪逻辑模块捕获的数据，传输给分析仪上层管理模块解析，同时获取分析仪逻辑模块的相关状态反馈给分析仪上层管理模块；分析仪逻辑模块，用于分析口数据捕获、测试口数据发送、数据存储、系统相关状态的监控。本发明提供用于FC和以太网的协议分析仪系统，支持FC和以太网两种协议分析、测试，能根据用户需求灵活进行切换。

公开(公告)号：CN118869477A

公开(公告)日：2024-10-29

申请号：CN202410838401.8

申请日：2024-06-26

Applicant: 浙江大学

Inventor： 邢钱舰 ,  余锋 ,  陈鑫

IPC: H04L41/083 ,  H04L12/02 ,  H04L47/283 ,  G06F13/10

Abstract: 本发明公开了一种用于RDMA网卡的低延时发送系统，包含：驱动软件模块和FPGA硬件模块；驱动软件模块设置在主机RDMA网卡驱动程序中，用于接收由上层接口下发的Send WR，将其解析为硬件所需要的SWQE，同时还负责动态选择策略将解析后的SWQE下发给FPGA硬件模块；FPGA硬件模块设置在RDMA网卡中，用于通过驱动软件模块下发的SWQE获取发送数据包的信息，进而从内存或SWQE中读取发送的数据，完成RDMA网卡的实际发送。本发明的用于RDMA网卡的低延时发送系统，能够减少在使用RDMA网络时FPGA硬件读取主机内存的次数，从而减少从软件下发SWQE到硬件实际发出数据包的时间，有助于发挥网卡高速传输的性能，大大降低网络传输延时。

公开(公告)号：CN118383726A

公开(公告)日：2024-07-26

申请号：CN202410630225.9

申请日：2024-05-21

Applicant: 浙江大学

Inventor： 余锋 ,  裴妍 ,  罗威

IPC: A61B5/00 ,  A61B5/369 ,  G06F18/213 ,  G06F18/214 ,  G06F18/22 ,  G06F18/24 ,  G06N3/0464 ,  G06N3/08

Abstract: 本发明公开了一种基于原型网络的睡眠分期方法。方法包括：采集睡眠脑电信号数据，对睡眠脑电信号数据进行标注后构建睡眠脑电信号数据集，构建睡眠分期模型，将睡眠脑电信号数据集输入到睡眠分期模型中进行训练，得到训练完成的睡眠分期模型，将待识别的睡眠脑电信号数据输入到训练完成的睡眠分期模型中，通过训练完成的睡眠分期模型处理后输出睡眠分期结果，实现睡眠分期阶段的识别。本发明不仅提取了脑电特征，而且实现了睡眠分期阶段的识别，帮助医生理解大脑活动、认知功能和神经疾病，为神经科学和临床诊断提供关键信息。

公开(公告)号：CN116743859A

公开(公告)日：2023-09-12

申请号：CN202310925364.X

申请日：2023-07-26

Applicant: 浙江大学

Inventor： 余锋 ,  邢钱舰 ,  王嘉浩

IPC: H04L67/562 ,  H04L67/563 ,  H04L67/06 ,  H04L67/1097

Abstract: 本发明公开了一种基于TOE的NFS‑Ganesha服务加速方法和服务器终端架构，其中，基于TOE的NFS‑Ganesha服务加速方法应用于NFS服务端，NFS服务端设有TOE网络模块，基于TOE的NFS‑Ganesha服务加速方法为通过TOE网络模块处理NFS客户端与NFS服务端之间的网络传输。本发明提供的基于TOE的NFS‑Ganesha服务加速方法和服务器终端架构，可以改善NFS服务器在高速传输场景下CPU占用率大幅提升导致其服务性能急剧下降的问题，从而缓解处理器压力，提高服务质量并加速NFS服务响应。

公开(公告)号：CN101794268B

公开(公告)日：2011-11-16

申请号：CN201010125576.2

申请日：2010-03-16

Applicant: 中国电子科技集团公司第十四研究所 ,  浙江大学

Inventor： 蒋志焱 ,  余锋 ,  张保宁 ,  钟凯 ,  上官珠 ,  唐大乐 ,  徐定良

IPC: G06F13/40

Abstract: 本发明涉及一种基于VPX总线、可重构信号处理模块，包括高速板卡、前面板、散热盖板、模块插拔器、定位销、锁紧机构部件；高速板卡包括一块VPX 6U标准板型的高速印制板以及供电电路、MPC7448处理器芯片、MV64460桥接芯片、FPGA芯片、DDR SDRAM和FLASH、高速高密电连接器、光电转换器件、千兆以太网接口；高速板卡有四个处理节点，每个处理节点包括一片MPC7448处理器芯片、一片MV64460桥接芯片、一片DDR SDRAM；MV64460桥接芯片分别通过CPU接口、DDR SDRAM接口、Device接口与MPC7448处理器芯片、存储器DDR SDRAMFPGA相连。

公开(公告)号：CN119807091A

公开(公告)日：2025-04-11

申请号：CN202411889053.3

申请日：2024-12-20

Applicant: 浙江大学

Inventor： 余锋 ,  王逸 ,  陈渭杰

IPC: G06F12/0853 ,  G06F12/0877 ,  G06F12/02 ,  G06F11/30

Abstract: 本发明公开了一种基于FPGA的动态内存管理系统，包含：数据缓存模块、数据帧计数模块和内存管理模块；数据帧计数模块接收来自各个数据通道的数据帧，将数据帧存储到数据缓存模块，并对存储的数据帧进行计数，当计数达到特定条件时，发送数据传输完成信号至数据缓存模块；数据缓存模块接收到数据传输完成信号后，将缓存数据读出，发送给下一级并向内存管理模块发送缓存释放信号；内存管理模块为缓存数据动态规划缓存资源、分配存储地址，在接收到缓存释放信号后，释放对应缓存空间。本发明的基于FPGA的动态内存管理系统，通过FPGA硬件逻辑实现对FPGA多通道数据缓存所需存储资源的集中分配，规避了数据通道带宽瞬时波动带来的问题，提高了缓存资源的利用率。

公开(公告)号：CN118138055B

公开(公告)日：2025-04-04

申请号：CN202410339947.9

申请日：2024-03-25

Applicant: 浙江大学

Inventor： 余锋 ,  郑皓日 ,  陈渭杰

IPC: H03M7/40

Abstract: 本发明公开了一种基因数据无损压缩系统，包含：数据流分流模块、数据压缩模块和位宽转换模块；数据流分流模块接收基因数据文件，基因数据文件包含若干read，每个read包含ID、sequence、plus以及quality四个部分，数据流分流模块将输入数据流划分成ID数据流、sequence数据流、plus数据流以及quality数据流四个部分，并将数据流传送给数据压缩模块；数据压缩模块通过不同的压缩方法对接收到数据流进行压缩操作；位宽转换模块对数据压缩模块的压缩结果进行位宽转换。本发明的基因数据无损压缩系统，具有高吞吐率。

公开(公告)号：CN119621651A

公开(公告)日：2025-03-14

申请号：CN202510137147.3

申请日：2025-02-07

Applicant: 浙江大学

Inventor： 余锋 ,  徐加越 ,  邢钱舰

IPC: G06F15/173 ,  G06F9/50

Abstract: 本发明公开了一种基于选择性信号的RDMA网络批量任务处理方法及装置，该方法包含：驱动程序初始化工作队列；应用程序批量下发工作请求；驱动程序为每个工作请求设置工作请求类型；驱动程序提交工作请求至主机适配卡；主机适配卡执行工作请求，根据工作请求信息完成数据传输任务；主机适配卡选择性上报完成信；驱动程序处理批量任务的完成结果，在接收完成信号后，解析完成队列中的完成队列元素的状态码并进行后续处理。本发明的基于选择性信号的RDMA网络批量任务处理方法及装置，通过选择性信号机制，仅对关键任务上报完成信号，避免了每个任务都上报完成信号给驱动程序和应用程序带来的完成状态解析和处理开销，从而优化了处理器计算资源的利用率。

公开(公告)号：CN119052344A

公开(公告)日：2024-11-29

申请号：CN202411011996.6

申请日：2024-07-26

Applicant: 浙江大学

Inventor： 邢钱舰 ,  余锋 ,  徐加越

IPC: H04L69/16 ,  H04L47/62

Abstract: 本发明公开了一种基于无锁队列的网络传输方法，包含：初始化完成队列和无锁工作队列，分配队列的环形缓冲区；在QP中关联工作队列和完成队列，并进行统一管理；用户程序下发网络任务时，网卡驱动执行无锁工作队列的WQE入队操作；网卡硬件按照WQE入队顺序依次处理任务，完成后将任务完成状态上报至完成队列；网卡驱动轮询完成队列获取可用CQE，并解析网络任务的完成状态；网卡驱动将CQE对应的WQE从无锁工作队列中出队列，将完成状态上报至用户程序。本发明的基于无锁队列的网络传输方法，允许多个RDMA网络任务并行地入队，轮询到CQE时将网络任务顺序地出队，在多个线程共享同一个QP的工作队列时，网络传输的性能能得到有效地提升。