-
公开(公告)号：CN118101595B
公开(公告)日：2025-03-07
申请号：CN202410191642.8
申请日：2024-02-21
Applicant: 浙江大学
IPC: H04L49/10 , H04L49/109 , H04L49/90 , H04L49/118
Abstract: 本发明公开了一种适用于Multi‑die封装芯片的统一交换系统，包含：接收调度模块、数据缓存模块、数据仲裁模块、交换模块和发送调度模块；接收调度模块解析接收到的网络报文的报文头部，基于解析的目的地址进行调度信号处理；数据缓存模块根据接收调度模块的调度命令将网络报文缓存到缓存区；数据仲裁模块根据网络报文的目的地址进行仲裁完成网络交换机出口端和入口端的匹配；交换模块建立相应端口的数据通道传输数据；发送调度模块根据网路拥塞情况向入口端发送反压请求，完成一定的拥塞缓冲。本发明的适用于Multi‑die封装芯片的统一交换系统，通过缓冲区映射、分布式Crossbar交叉开关和统一接口等方法，极大的减少了Multi‑die封装架构下的网络交换芯片在裸片间的连接。
-
公开(公告)号：CN119030905A
公开(公告)日：2024-11-26
申请号：CN202310591168.3
申请日：2023-05-24
Applicant: 浙江大学
Abstract: 本发明公开了一种用于FC和以太网的协议分析仪系统，包含：分析仪上层管理模块，用于用户对用于FC和以太网的协议分析仪系统进行控制、监控以及对分析口数据进行分析；分析仪中间层管理模块，用于将分析仪上层管理模块的命令报文进行解析并通过PCIe控制或发送数据给分析仪逻辑模块，获取并处理分析仪逻辑模块捕获的数据，传输给分析仪上层管理模块解析，同时获取分析仪逻辑模块的相关状态反馈给分析仪上层管理模块；分析仪逻辑模块，用于分析口数据捕获、测试口数据发送、数据存储、系统相关状态的监控。本发明提供用于FC和以太网的协议分析仪系统，支持FC和以太网两种协议分析、测试，能根据用户需求灵活进行切换。
-
公开(公告)号：CN118869477A
公开(公告)日：2024-10-29
申请号：CN202410838401.8
申请日：2024-06-26
Applicant: 浙江大学
IPC: H04L41/083 , H04L12/02 , H04L47/283 , G06F13/10
Abstract: 本发明公开了一种用于RDMA网卡的低延时发送系统，包含：驱动软件模块和FPGA硬件模块；驱动软件模块设置在主机RDMA网卡驱动程序中，用于接收由上层接口下发的Send WR，将其解析为硬件所需要的SWQE，同时还负责动态选择策略将解析后的SWQE下发给FPGA硬件模块；FPGA硬件模块设置在RDMA网卡中，用于通过驱动软件模块下发的SWQE获取发送数据包的信息，进而从内存或SWQE中读取发送的数据，完成RDMA网卡的实际发送。本发明的用于RDMA网卡的低延时发送系统，能够减少在使用RDMA网络时FPGA硬件读取主机内存的次数，从而减少从软件下发SWQE到硬件实际发出数据包的时间，有助于发挥网卡高速传输的性能，大大降低网络传输延时。
-
公开(公告)号：CN116743859A
公开(公告)日：2023-09-12
申请号：CN202310925364.X
申请日：2023-07-26
Applicant: 浙江大学
IPC: H04L67/562 , H04L67/563 , H04L67/06 , H04L67/1097
Abstract: 本发明公开了一种基于TOE的NFS‑Ganesha服务加速方法和服务器终端架构，其中，基于TOE的NFS‑Ganesha服务加速方法应用于NFS服务端，NFS服务端设有TOE网络模块，基于TOE的NFS‑Ganesha服务加速方法为通过TOE网络模块处理NFS客户端与NFS服务端之间的网络传输。本发明提供的基于TOE的NFS‑Ganesha服务加速方法和服务器终端架构，可以改善NFS服务器在高速传输场景下CPU占用率大幅提升导致其服务性能急剧下降的问题，从而缓解处理器压力，提高服务质量并加速NFS服务响应。
-
公开(公告)号：CN119561653B
公开(公告)日：2025-05-06
申请号：CN202510106688.X
申请日：2025-01-23
Applicant: 浙江大学
IPC: H04L1/00
Abstract: 本发明公开了一种32G光纤通道前向纠错编解码装置，包含：64B/66B编码模块、256B/257B编码模块、514b/330b位宽转换模块、RS编解码模块、PN5280加解扰模块、330b/66b位宽转换模块、接收同步模块、256B/257B解码模块、64B/66B解码模块和高速串行收发器；RS编解码模块通过编码给数据附加校验位信息形成完整的FEC码块，接收端的RS编解码模块根据校验位信息结合RS解码算法完成RS解码，完成对传输过程中出现的有限错误进行恢复，并且为每个FEC码块输出解码正确与否的指示信号。本发明的32G光纤通道前向纠错编解码装置，支持前向纠错编解码功能，通过RS编解码的纠错功能完成对数据传输过程中有限错误的恢复功能，保证数据高速可靠的传输。
-
Patent Agency Ranking
公开(公告)号：CN119232810A
公开(公告)日：2024-12-31
申请号：CN202310802177.2
申请日：2023-06-30
Applicant: 浙江大学
IPC: H04L69/12 , H04L69/14 , H04L69/40 , H04L69/324
Abstract: 本发明公开了一种双冗余FC数据链路IP核，包含：FC发送组帧引擎、FC双冗余接口和FC接收双冗余传输引擎；FC发送组帧引擎用于接收DMA模块传输的FC数据报文，并将FC数据报文转换成遵循FC协议的标准FC帧；FC双冗余接口用于采用双活全对称数据竞争双冗余模式发送或接收FC帧，FC双冗余接口同时兼容非双冗余模式和主备切换双冗余模式；FC接收双冗余传输引擎用于考虑多个FC序列同时接收的情况，并进行冗余判断后对FC帧选择DMA传输或丢弃。本发明提供双冗余FC数据链路IP核，采用双活全对称数据竞争双冗余策略，在接收节点内部做冗余处理，冗余时间仅为两个相同FC帧传输的时间差，相较于其他双冗余策略，通过硬件逻辑资源的消耗获取了更高的性能。
-
公开(公告)号：CN116932430A
公开(公告)日：2023-10-24
申请号：CN202310924977.1
申请日：2023-07-26
Applicant: 浙江大学
IPC: G06F12/14 , G06F12/1009
Abstract: 本发明公开了一种用于RDMA网卡的内存访问控制系统，包含：内存访问控制软件模块和内存访问控制逻辑模块；内存访问控制软件模块设置在主机RDMA网卡驱动程序中，用于进行内存区域和内存窗口的注册与注销，及进行虚拟地址空间到物理地址空间的映射；内存访问控制逻辑模块设置在RDMA网卡中，用于判断RDMA请求的访问权限是否合法，在访问权限合法时，进行虚拟地址到物理地址的转换，为RDMA网卡的DMA操作提供信息。本发明的有益之处在于所提供的用于RDMA网卡的内存访问控制系统，将虚拟‑物理地址转换和内存访问权限控制相关的查询逻辑卸载到RDMA网卡硬件，不仅有助于发挥网卡高速传输的性能，提高网卡传输带宽，减少RDMA读、写操作时延，而且减少存储空间占用。
-
公开(公告)号：CN116866449A
公开(公告)日：2023-10-10
申请号：CN202310832814.0
申请日：2023-07-08
Applicant: 浙江大学
IPC: H04L69/12 , H04L69/163 , H04L69/16
Abstract: 本发明公开了一种用于提升应用网络性能的TOE加速系统，包含：接口替换模块、TOE网络驱动和TOE网卡设备；接口替换模块用于判断收发数据相关接口是否需要进行TCP卸载，对需要TOE处理的，进入TOE网络驱动进行相应处理，否则按函数原路径进行系统调用进入内核协议栈；TOE网络驱动用于处理由接口替换模块下发的收发命令，维护对应的发送/接收任务队列，并控制TOE网卡设备完成相应操作；TOE网卡设备设置于FPGA中，TOE网卡设备用于处理收发数据报文过程中涉及的协议工作。本发明所提供的用于提升应用网络性能的TOE加速系统，可以在不修改操作系统内核的前提下快速部署，于各种基于TCP套接字实现的应用程序中方便快捷地使用TOE加速网络传输，提升应用的网络性能。
-
公开(公告)号：CN119621651A
公开(公告)日：2025-03-14
申请号：CN202510137147.3
申请日：2025-02-07
Applicant: 浙江大学
IPC: G06F15/173 , G06F9/50
Abstract: 本发明公开了一种基于选择性信号的RDMA网络批量任务处理方法及装置，该方法包含：驱动程序初始化工作队列；应用程序批量下发工作请求；驱动程序为每个工作请求设置工作请求类型；驱动程序提交工作请求至主机适配卡；主机适配卡执行工作请求，根据工作请求信息完成数据传输任务；主机适配卡选择性上报完成信；驱动程序处理批量任务的完成结果，在接收完成信号后，解析完成队列中的完成队列元素的状态码并进行后续处理。本发明的基于选择性信号的RDMA网络批量任务处理方法及装置，通过选择性信号机制，仅对关键任务上报完成信号，避免了每个任务都上报完成信号给驱动程序和应用程序带来的完成状态解析和处理开销，从而优化了处理器计算资源的利用率。
-
公开(公告)号：CN119052344A
公开(公告)日：2024-11-29
申请号：CN202411011996.6
申请日：2024-07-26
Applicant: 浙江大学
Abstract: 本发明公开了一种基于无锁队列的网络传输方法，包含：初始化完成队列和无锁工作队列，分配队列的环形缓冲区；在QP中关联工作队列和完成队列，并进行统一管理；用户程序下发网络任务时，网卡驱动执行无锁工作队列的WQE入队操作；网卡硬件按照WQE入队顺序依次处理任务，完成后将任务完成状态上报至完成队列；网卡驱动轮询完成队列获取可用CQE，并解析网络任务的完成状态；网卡驱动将CQE对应的WQE从无锁工作队列中出队列，将完成状态上报至用户程序。本发明的基于无锁队列的网络传输方法，允许多个RDMA网络任务并行地入队，轮询到CQE时将网络任务顺序地出队，在多个线程共享同一个QP的工作队列时，网络传输的性能能得到有效地提升。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.02 seconds)
