公开(公告)号：CN107135078A

公开(公告)日：2017-09-05

申请号：CN201710411353.4

申请日：2017-06-05

Applicant: 浙江大学

Inventor： 丁庆缘 ,  李顺斌 ,  陈逸飞 ,  刘鹏

IPC: H04L9/32 ,  H04L9/08

Abstract: 本发明公开了一种PBKDF2密码算法加速装置，包括由FPGA与通用CPU组成的CPU+FPGA异构系统。本发明还同时提供了一种PBKDF2密码算法加速方法，该方法包含以下步骤：1)、初始化：将预计算部分和在执行PBKDF2算法循环体之前的部分在CPU中进行计算，并将计算结果通过总线接口传输至FPGA；2)、循环：将PBKDF2算法中计算密集的循环体部分放置在FPGA上，利用优化手段提升FPGA上的加速效果以及资源利用效率，并将计算结果通过总线接口传输至CPU；3)、校验：读取FPGA加速计算后得到的结果数据，并执行运算结果汇总以及校验值计算判定。

公开(公告)号：CN107135078B

公开(公告)日：2019-12-20

申请号：CN201710411353.4

申请日：2017-06-05

Applicant: 浙江大学

Inventor： 丁庆缘 ,  李顺斌 ,  陈逸飞 ,  刘鹏

IPC: H04L9/32 ,  H04L9/08

Abstract: 本发明公开了一种PBKDF2密码算法加速装置，包括由FPGA与通用CPU组成的CPU+FPGA异构系统。本发明还同时提供了一种PBKDF2密码算法加速方法，该方法包含以下步骤：1)、初始化：将预计算部分和在执行PBKDF2算法循环体之前的部分在CPU中进行计算，并将计算结果通过总线接口传输至FPGA；2)、循环：将PBKDF2算法中计算密集的循环体部分放置在FPGA上，利用优化手段提升FPGA上的加速效果以及资源利用效率，并将计算结果通过总线接口传输至CPU；3)、校验：读取FPGA加速计算后得到的结果数据，并执行运算结果汇总以及校验值计算判定。