一种基于操作数裁剪的乘法器

    公开(公告)号:CN111736802A

    公开(公告)日:2020-10-02

    申请号:CN202010552159.X

    申请日:2020-06-17

    Abstract: 本发明属于近似计算技术领域,具体涉及一种基于操作数裁剪的乘法器,包括乘法输入项截取模块,位乘积模块和部分积累加模块,本发明通过截取操作来确定简化的乘法输入项,并在截取操作之前引入近似标志位判断是否进行截取操作,在截取操作后对简化的乘法输入项中的高位进行更新,使部分积累加过程更加简单,减少了部分积累加时所需的面积开销和时间延迟,降低了乘法运算的能耗,同时保证了乘法结果的计算精度。

    一种基于权重重要性的全连接神经网络优化方法和装置

    公开(公告)号:CN110674931A

    公开(公告)日:2020-01-10

    申请号:CN201910935582.5

    申请日:2019-09-29

    Abstract: 本发明公开一种全连接神经网络优化方法和装置,方法包括:获取待优化神经网络结构数据及其输入样本数据集;计算神经网络中各神经元的输入和输出表达式;计算隐藏层中各神经元对后一层中各神经元的影响程度表达式;基于神经元对后一层中各神经元的影响程度表达式,计算前一层输入变化引起的所述影响程度的变化程度表达式;计算各神经元与后一层中各神经元的关联程度表达式并基样本数据关联程度值;最后对于较小的关联程度值,将其对应的神经元之间的权重值进行近似处理。本发明在考察各个神经元之间的关联程度的同时考虑了输入变化对关联程度的影响,减小功耗开销,提高神经网络的可靠性。

    一种基于操作数裁剪的乘法器设计装置

    公开(公告)号:CN111736802B

    公开(公告)日:2022-07-22

    申请号:CN202010552159.X

    申请日:2020-06-17

    Abstract: 本发明属于近似计算技术领域,具体涉及一种基于操作数裁剪的乘法器设计装置,包括乘法输入项截取模块,位乘积模块和部分积累加模块,本发明通过截取操作来确定简化的乘法输入项,并在截取操作之前引入近似标志位判断是否进行截取操作,在截取操作后对简化的乘法输入项中的高位进行更新,使部分积累加过程更加简单,减少了部分积累加时所需的面积开销和时间延迟,降低了乘法运算的能耗,同时保证了乘法结果的计算精度。

    一种基于近似乘法器的低功耗卷积运算电路

    公开(公告)号:CN111428863A

    公开(公告)日:2020-07-17

    申请号:CN202010206964.7

    申请日:2020-03-23

    Abstract: 本发明公开了一种基于近似乘法器的低功耗卷积运算电路,包括卷积操作模块,近似卷积计算方式生成模块,近似乘法器模块以及近似加法器模块;卷积操作模块包括输入向量矩阵,卷积核矩阵,近似卷积计算方式以及输出近似向量矩阵;近似卷积计算方式生成模块的输入包括精确计算方式、近似乘法运算;近似乘法器模块的输入包括两个乘数A、B以及乘法近似程度DM,近似加法器模块的输入包括待累加部分积矩阵、加法近似程度DA;本发明通过设计高精度的近似乘法器和近似加法器,生成高精度的近似卷积计算方式。用近似卷积计算方式替换原有卷积操作中的计算方式,可以在满足卷积操作输出精度要求的前提下,有效地减少计算开销,实现低功耗的卷积操作。

    CMOS工艺中单粒子效应调制下阱电势测量电路

    公开(公告)号:CN106531655B

    公开(公告)日:2019-02-19

    申请号:CN201610999436.5

    申请日:2016-11-14

    Abstract: 本发明公开了CMOS工艺中单粒子效应调制下阱电势测量电路,包括采集M个阱接触电势值的采集模块、对应N个不同时钟信号CLK的D触发器模块和PISO输出模块;通过采集不同位置的阱电势值控制空间位置精度,通过采集模块中NAND门的翻转阈值的不同来控制测量阱电势的数值精度,在多个由不同时钟信号控制的一级时控D触发器子模块的基础上,通过控制各子模块的时钟信号来设置测量阱电势的时间精度,由此实现单粒子效应调制的阱电势在时空上的数值分布测量。本发明适用于P型衬底中的N阱在单粒子效应调制下电势的测量以及N型衬底中P阱在单粒子效应调制下电势的测量。

    一种基于近似乘法器的低功耗卷积运算电路

    公开(公告)号:CN111428863B

    公开(公告)日:2023-05-16

    申请号:CN202010206964.7

    申请日:2020-03-23

    Abstract: 本发明公开了一种基于近似乘法器的低功耗卷积运算电路,包括卷积操作模块,近似卷积计算方式生成模块,近似乘法器模块以及近似加法器模块;卷积操作模块包括输入向量矩阵,卷积核矩阵,近似卷积计算方式以及输出近似向量矩阵;近似卷积计算方式生成模块的输入包括精确计算方式、近似乘法运算;近似乘法器模块的输入包括两个乘数A、B以及乘法近似程度DM,近似加法器模块的输入包括待累加部分积矩阵、加法近似程度DA;本发明通过设计高精度的近似乘法器和近似加法器,生成高精度的近似卷积计算方式。用近似卷积计算方式替换原有卷积操作中的计算方式,可以在满足卷积操作输出精度要求的前提下,有效地减少计算开销,实现低功耗的卷积操作。

    一种全连接神经网络优化方法和装置

    公开(公告)号:CN110633799A

    公开(公告)日:2019-12-31

    申请号:CN201910933229.3

    申请日:2019-09-29

    Abstract: 本发明公开一种全连接神经网络优化方法和装置,方法包括:计算各隐藏层与输出层中神经元的输入表达式;计算得到各隐藏层中神经元对输出层各神经元的影响程度表达式;计算各隐藏层神经元对输出层的总影响程度表达式;基于输入样本数据集中的样本数据,计算得到各隐藏层神经元对输出层的总影响程度值;对总影响程度值较小的神经元的输入进行近似处理,即得到优化后的神经网络。本发明通过考察隐藏层中每个神经元对输出信号的影响程度,对影响程度较小的神经元的输入信号进行近似,可在保证输出精度的基础上减少内存占比和功耗开销。

    一种基于权重重要性的全连接神经网络优化方法和装置

    公开(公告)号:CN110674931B

    公开(公告)日:2022-07-15

    申请号:CN201910935582.5

    申请日:2019-09-29

    Abstract: 本发明公开一种全连接神经网络优化方法和装置,方法包括:获取待优化神经网络结构数据及其输入样本数据集;计算神经网络中各神经元的输入和输出表达式;计算隐藏层中各神经元对后一层中各神经元的影响程度表达式;基于神经元对后一层中各神经元的影响程度表达式,计算前一层输入变化引起的所述影响程度的变化程度表达式;计算各神经元与后一层中各神经元的关联程度表达式并基样本数据关联程度值;最后对于较小的关联程度值,将其对应的神经元之间的权重值进行近似处理。本发明在考察各个神经元之间的关联程度的同时考虑了输入变化对关联程度的影响,减小功耗开销,提高神经网络的可靠性。

    一种基于FPGA的图像采集、存储与显示系统

    公开(公告)号:CN110933333A

    公开(公告)日:2020-03-27

    申请号:CN201911239433.1

    申请日:2019-12-06

    Abstract: 本发明公开了一种基于FPGA的图像采集、存储与显示系统,包括摄像头控制模块、图像缓存模块、存储输出模块、显示时序控制模块、显示输出模块,摄像头控制模块采集图像数据并进行图像数据的格式转换,图像缓存模块接收并存储摄像头控制模块输出的格式转换后的图像数据,存储输出模块接收图像缓存模块输出的图像数据,并将图像数据输送至DDR中,显示输出模块接收图像缓存模块输出的图像数据,显示时序控制模块根据显示输出模块接收的图像显示的分辨率来产生对应的信号,并控制显示输出模块输出相应分辨率的信号并通过连接口输送至显示器上,本发明能够同时实现图像数据采集、存储、显示,有效提高了图像存储、显示的实时性。

    CMOS工艺中单粒子效应调制下阱电势测量电路

    公开(公告)号:CN106531655A

    公开(公告)日:2017-03-22

    申请号:CN201610999436.5

    申请日:2016-11-14

    CPC classification number: H01L22/14

    Abstract: 本发明公开了CMOS工艺中单粒子效应调制下阱电势测量电路,包括采集M个阱接触电势值的采集模块、对应N个不同时钟信号CLK的D触发器模块和PISO输出模块;通过采集不同位置的阱电势值控制空间位置精度,通过采集模块中NAND门的翻转阈值的不同来控制测量阱电势的数值精度,在多个由不同时钟信号控制的一级时控D触发器子模块的基础上,通过控制各子模块的时钟信号来设置测量阱电势的时间精度,由此实现单粒子效应调制的阱电势在时空上的数值分布测量。本发明适用于P型衬底中的N阱在单粒子效应调制下电势的测量以及N型衬底中P阱在单粒子效应调制下电势的测量。

Patent Agency Ranking