-
公开(公告)号：CN107919383B
公开(公告)日：2020-01-31
申请号：CN201710887817.9
申请日：2017-09-27
Abstract: 本发明提供一种开关元件，抑制在连接区域产生的电场。开关元件具备：半导体基板；沟槽，设于半导体基板的上表面；栅极绝缘层，覆盖沟槽的内表面；以及栅电极，配置于沟槽内，并且通过栅极绝缘层而与半导体基板绝缘。半导体基板具备：第一导电型的第一半导体区域，与栅极绝缘层接触；第二导电型的体区域，在第一半导体区域的下侧与栅极绝缘层接触；第一导电型的第二半导体区域，在体区域的下侧与栅极绝缘层接触；第二导电型的底部区域，在沟槽的底面与栅极绝缘层接触；以及第二导电型的连接区域，在沟槽的侧面与栅极绝缘层接触，并且将体区域与底部区域连接。连接区域的厚度比底部区域的厚度厚。
-
公开(公告)号：CN110226233A
公开(公告)日：2019-09-10
申请号：CN201880006962.4
申请日：2018-01-17
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 使得从相对于半导体衬底的表面的法线方向观察时小平面(F)不与沟槽栅构造的前端重叠。由此，用来形成沟槽栅构造的沟槽(6)的底面的深度变得均匀，能够以在底面没有凹凸的状态形成栅极绝缘膜(7)，所以能够使栅极绝缘膜(7)的膜厚成为一定。因而，能够将p型深层(5)及p型深层(30)形成到较深的位置，并且能够得到栅极绝缘膜(7)的耐压。
-
公开(公告)号：CN110050349A
公开(公告)日：2019-07-23
申请号：CN201780075779.5
申请日：2017-12-12
Abstract: 在保护环部中，通过在n-型漂移层(2)的表层部形成电场缓和用的电场缓和层(40)，从而抑制电场进入p型保护环(21)之间。由此，电场集中得到缓和，由电场集中引起的层间绝缘膜(10)的击穿得到抑制，能够抑制耐压下降。因此，能够制成可得到所期望的耐压的SiC半导体装置。
-
公开(公告)号：CN104919594B
公开(公告)日：2017-10-27
申请号：CN201480004973.0
申请日：2014-01-09
IPC: H01L29/66
CPC classification number: H01L29/66348 , H01L29/0619 , H01L29/0847 , H01L29/0865 , H01L29/0869 , H01L29/1095 , H01L29/1602 , H01L29/1608 , H01L29/2003 , H01L29/41766 , H01L29/66045 , H01L29/66068 , H01L29/66333 , H01L29/66727 , H01L29/66734 , H01L29/7395 , H01L29/7397 , H01L29/7802 , H01L29/7811 , H01L29/7813
Abstract: 一种制造半导体器件的方法，包括:在漂移层的第一区域中形成第一沟槽,该漂移层具有包括第一区域和第二区域的表面；在形成第一沟槽之后,在漂移层的表面上生长p型基极层的晶体；以及在基极层的表面上生长n型源极层的晶体。漂移层的材料、基极层的材料和源极层的材料是宽带隙半导体。
-
公开(公告)号：CN106415843A
公开(公告)日：2017-02-15
申请号：CN201480069430.7
申请日：2014-12-22
CPC classification number: H01L29/7397 , H01L29/0615 , H01L29/0619 , H01L29/0623 , H01L29/063 , H01L29/1095 , H01L29/1608 , H01L29/7802 , H01L29/7811 , H01L29/7813
Abstract: 本发明所要解决的问题是提高半导体装置2的外围区6的耐压。在半导体基板的表面上的位置处在外围区6中形成有resurf层32和保护环30。保护环30比resurf层32形成得更深，当保护环30较浅且resurf层32的杂质浓度低时，resurf层32的深部的电位分布变得不稳定,因此resurf层32不能充分地显现出提高耐压的效果。当保护环30深时，保护环30的杂质浓度高，resurf层32的深部处的电位分布由保护环调节，并且resurf层32充分地显现出提高耐压的效果。
-
Patent Agency Ranking
公开(公告)号：CN102376709B
公开(公告)日：2015-04-01
申请号：CN201110241326.X
申请日：2011-08-17
IPC: H01L27/06 , H01L29/06 , H01L29/10 , H01L29/861 , H01L29/739
CPC classification number: H01L29/1095 , H01L29/0696 , H01L29/407 , H01L29/7397 , H01L29/8613
Abstract: 在一种半导体器件中，IGBT单元(10)包括穿过半导体衬底(32)的基底层(31)到达半导体衬底(32)的漂移层(30)的沟槽(35)，沟槽(35)内表面上的栅极绝缘膜(36)，栅极绝缘膜(36)上的栅极电极(37a)，基底层(31)表面部分中的第一导电类型的发射极区(38)，以及基底层(31)表面部分中第二导电类型的第一接触区(39)。IGBT单元还包括设置于基底层(31)之内的第一导电类型的浮置层(40)，以将基底层(31)分成包括发射极区(38)和第一接触区(39)的第一部分以及与漂移层(30)相邻的第二部分，以及被设置成覆盖栅极电极(37a)的末端的层间绝缘膜(41)。二极管单元(20)包括基底层(31)的表面部分中的第二导电类型的第二接触区(42)。
-
公开(公告)号：CN110050349B
公开(公告)日：2022-05-10
申请号：CN201780075779.5
申请日：2017-12-12
Abstract: 在保护环部中，通过在n‑型漂移层(2)的表层部形成电场缓和用的电场缓和层(40)，从而抑制电场进入p型保护环(21)之间。由此，电场集中得到缓和，由电场集中引起的层间绝缘膜(10)的击穿得到抑制，能够抑制耐压下降。因此，能够制成可得到所期望的耐压的SiC半导体装置。
-
公开(公告)号：CN109891594A
公开(公告)日：2019-06-14
申请号：CN201780067333.8
申请日：2017-10-30
IPC: H01L29/423
Abstract: 在沟槽(6)的端部中，露出所述沟槽的所述端部(10)的开口(22)被形成在引出电极(20)中，半导体基板的顶表面侧上的所述沟槽栅电极(14)的侧表面与沟槽侧表面(12)间隔开，并且与位于所述半导体基板的顶表面(4)和所述沟槽侧表面之间的边界线相邻的范围覆盖有层叠绝缘膜，所述层叠绝缘膜被构造成使得层间绝缘膜在栅极绝缘膜上层叠。这使得能够防止绝缘膜的介电击穿。
-
公开(公告)号：CN107919383A
公开(公告)日：2018-04-17
申请号：CN201710887817.9
申请日：2017-09-27
Abstract: 本发明提供一种开关元件，抑制在连接区域产生的电场。开关元件具备：半导体基板；沟槽，设于半导体基板的上表面；栅极绝缘层，覆盖沟槽的内表面；以及栅电极，配置于沟槽内，并且通过栅极绝缘层而与半导体基板绝缘。半导体基板具备：第一导电型的第一半导体区域，与栅极绝缘层接触；第二导电型的体区域，在第一半导体区域的下侧与栅极绝缘层接触；第一导电型的第二半导体区域，在体区域的下侧与栅极绝缘层接触；第二导电型的底部区域，在沟槽的底面与栅极绝缘层接触；以及第二导电型的连接区域，在沟槽的侧面与栅极绝缘层接触，并且将体区域与底部区域连接。连接区域的厚度比底部区域的厚度厚。
-
公开(公告)号：CN107615492A
公开(公告)日：2018-01-19
申请号：CN201680030119.0
申请日：2016-04-05
IPC: H01L29/78 , H01L21/20 , H01L21/265 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 半导体装置具有：基板(1)，其包括外周区域和具有半导体元件的单元区域；以及所述基板上的漂移层(2)。半导体元件具备基极区域(3)、源极区域(4)、沟槽栅构造、比栅极沟槽深的深层(5)、源极电极(11)、以及漏极电极(12)。外周区域具有使所述漂移层露出的凹部(20)、以及保护环层(21)，保护环层具有在露出了的所述漂移层的表面包围所述单元区域的多个框形状的保护环沟槽(21c)、以及配置于保护环沟槽内的第1保护环(21a)。所述深沟槽的宽度和所述保护环沟槽的宽度。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.021 seconds)
