半导体装置与其制造方法

    公开(公告)号:CN107623026B

    公开(公告)日:2020-10-20

    申请号:CN201710551971.9

    申请日:2017-07-07

    Abstract: 本发明提供一种能够缓和外周耐压区的电场的半导体装置与其制造方法。所述半导体装置的半导体基板具有元件区和外周耐压区。外周耐压区具有对元件区进行多重包围的p型的多个保护环。多个保护环具有内周侧保护环和外周侧保护环,所述外周侧保护环被配置在与内周侧保护环相比靠外周侧并且与内周侧保护环相比宽度较窄。内周侧保护环彼此之间的间隔与外周侧保护环彼此之间的间隔相比较窄。内周侧保护环各自具有第一高浓度区和第一低浓度区。外周侧保护环各自具有第二高浓度区和第二低浓度区。第一低浓度区在表面处的宽度与第二低浓度区在表面处的宽度相比较宽。

    半导体装置与其制造方法

    公开(公告)号:CN107623026A

    公开(公告)日:2018-01-23

    申请号:CN201710551971.9

    申请日:2017-07-07

    Abstract: 本发明提供一种能够缓和外周耐压区的电场的半导体装置与其制造方法。所述半导体装置的半导体基板具有元件区和外周耐压区。外周耐压区具有对元件区进行多重包围的p型的多个保护环。多个保护环具有内周侧保护环和外周侧保护环,所述外周侧保护环被配置在与内周侧保护环相比靠外周侧并且与内周侧保护环相比宽度较窄。内周侧保护环彼此之间的间隔与外周侧保护环彼此之间的间隔相比较窄。内周侧保护环各自具有第一高浓度区和第一低浓度区。外周侧保护环各自具有第二高浓度区和第二低浓度区。第一低浓度区在表面处的宽度与第二低浓度区在表面处的宽度相比较宽。

    氧化镓膜的成膜方法
    5.
    发明授权

    公开(公告)号:CN111326417B

    公开(公告)日:2023-06-23

    申请号:CN201911250102.8

    申请日:2019-12-09

    Abstract: 本发明涉及氧化镓膜的成膜方法。提出一种成膜方法,其中能够形成表面光滑的氧化镓膜。一种氧化镓膜的成膜方法,其具有在加热基体的同时,向所述基体的表面供给包含镓原子和氯原子的原料溶液的雾,由此在所述基体的所述表面上形成所述氧化镓膜的工序。所述原料溶液中的氯的摩尔浓度为所述原料溶液中的镓的摩尔浓度的3.0倍以上且4.5倍以下。

    用于制造半导体器件的方法
    7.
    发明公开

    公开(公告)号:CN114864408A

    公开(公告)日:2022-08-05

    申请号:CN202210105803.8

    申请日:2022-01-28

    Abstract: 一种用于制造半导体器件的方法,包括:制备由包含第一元素和与第一元素键合且电负性比第一元素小1.5或更多的第二元素的化合物半导体制成的衬底(12);使电流在衬底(12)中流动;和在包括使电流流动的电流区域的位置处并沿着衬底(12)的解理面分割衬底(12)。一种用于制造半导体器件的方法,包括:叠置均由化合物半导体制成的第一衬底(52)和第二衬底(54);和通过使电流在第一衬底(52)与第二衬底(54)之间流动来键合第一衬底(52)和第二衬底(54)。

    半导体装置
    10.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN117410311A

    公开(公告)日:2024-01-16

    申请号:CN202310856180.2

    申请日:2023-07-13

    Abstract: 半导体装置具有包括元件区域与周边区域的半导体基板。半导体基板具有:n型的高浓度层,从元件区域跨越所述周边区域而分布,与下部电极相接,具有薄板部与厚板部;n型的漂移层,与厚板部的上表面相接;以及n型的低浓度层,从元件区域跨越周边区域而分布,与薄板部的上表面相接,且与台阶部的侧面相接。在使下部电极的电位上升时,由台阶部的侧面、使台阶部的侧面向周边区域一侧偏移了台阶部的高度的虚拟线、薄板部的上表面以及使薄板部的上表面向上侧偏移了高度的虚拟线构成的四边形的区域中的一半以上的区域不会被耗尽。

Patent Agency Ranking