公开(公告)号：CN101645302A

公开(公告)日：2010-02-10

申请号：CN200910142560.X

申请日：2009-07-01

Applicant: 株式会社瑞萨科技

Inventor： 辻高晴

IPC: G11C11/15

CPC classification number: G11C11/1675 ,  G11C11/1659 ,  G11C11/1673

Abstract: 本发明提供一种具有较低的数据信号误反转概率的半导体器件。这里所公开的MRAM包括：布置成(m+1)行和(n+1)列的(m+1)×(n+1)个存储器单元、分别设置在行中的数字线和分别设置在列中的位线。使磁化电流Im流过所选行中的数字线使得行中所有存储器单元被半选，同时使写入电流流过(n+1)个位线以将(n+1)位的数据信号写入到(n+1)个存储器单元中，写入电流的方向依赖于这些数据信号中的每个的逻辑。由此，可以避免由数字线中的磁场引起的数据信号的误反转。

公开(公告)号：CN101483176A

公开(公告)日：2009-07-15

申请号：CN200910000112.6

申请日：2009-01-05

Applicant: 株式会社瑞萨科技

Inventor： 谷崎弘晃 ,  上野修一 ,  村井泰光 ,  辻高晴

IPC: H01L27/105 ,  H01L43/08 ,  H01L23/535

CPC classification number: H01L27/228 ,  H01L43/08

Abstract: 本发明提供一种磁记录装置，即便使具有非对称形状的记录层与局部孔这两者留有充分的间隔而形成在带状配线上，也能够抑制磁记录装置的尺寸增加。本发明的磁记录装置(MRAM)具有带状配线LS、局部孔LV、及磁记录元件(TMR元件)101。TMR元件101具有固定层11与记录层13。记录层13的俯视形状相对于记录层13的易磁化轴方向S为非对称，相对于与易磁化轴垂直的对称轴L为对称。靠近记录层13的面积中心的这一侧的、记录层13的轮廓部s1，面向局部孔LV形成侧。

公开(公告)号：CN101000797A

公开(公告)日：2007-07-18

申请号：CN200710002243.9

申请日：2007-01-10

Applicant: 株式会社瑞萨科技

Inventor： 谷崎弘晃 ,  辻高晴 ,  村井泰光 ,  日高秀人

IPC: G11C11/16

CPC classification number: G11C11/16 ,  G11C11/5607 ,  G11C11/5685 ,  G11C13/0007 ,  G11C13/0069 ,  G11C2013/0078 ,  G11C2213/31 ,  G11C2213/79

Abstract: 本发明提供一种非易失性半导体存储装置，其中，对自旋注入型磁性存储器单元(MC)，与字线(WC)平行排列源极线(SL)，以多个位单位来执行数据的写入/读出。写入时，设定成以规定时序使源极线电位变化，在多个选择存储器单元共同连接的源极线上中，在动作时序的各阶段，仅单方向流过电流。作为该数据写入时序，可采取对应于写入数据、依次在存储器单元中流过电流的方法，和如下方式，即在写入前将存储器单元的阻抗状态设定为规定的初始阻抗状态之后，对应于写入数据使初始阻抗状态变化。可实现在磁性存储器中不使存储器单元布局面积增大而高速写入。

公开(公告)号：CN1975923A

公开(公告)日：2007-06-06

申请号：CN200610163060.0

申请日：2006-12-01

Applicant: 株式会社瑞萨科技

Inventor： 辻高晴

IPC: G11C11/16

CPC classification number: G11C11/16

Abstract: 具有对数据进行存储的多个存储单元的半导体集成电路装置。一种半导体集成电路装置，具有：多个存储单元(MC)，对数据进行存储；写入电流线(DL)，配置在存储单元(MC)的附近或者与存储单元(MC)电连接；恒流发生电路(21A)，输出电流具有温度依赖性；恒流发生电路(21B)，输出电流具有与恒流发生电路(21A)的输出电流不同的温度依赖性；合成电路(22)，对恒流发生电路(21A)的输出电流以及恒流发生电路(21B)的输出电流进行合成，并可变更输出电流的合成比例；写入电路(52)，与写入电流线(DL)连接，基于合成电路(22)所合成的电流，使写入电流在写入电流线(DL)中流过，由此，将数据写入到存储单元(MC)。