公开(公告)号：CN100386863C

公开(公告)日：2008-05-07

申请号：CN200510074318.5

申请日：2000-03-28

Applicant: 株式会社瑞萨科技

Inventor： 杉井信之 ,  中川清和 ,  山口伸也 ,  宫尾正信

IPC: H01L21/8238 ,  H01L21/336 ,  H01L29/78 ,  H01L27/092

CPC classification number: H01L21/823807 ,  H01L29/1054 ,  H01L29/7782 ,  H01L29/7848

Abstract: 为了采用Si和与起同族的元素Ge、C等的组合，提供一种半导体器件制造方法及其半导体器件，包括步骤：在半导体衬底上形成Si1-xGex形变施加层，其中0＜x＜1；在所述Si1-xGex形变施加层上生长形变Si层，从而在所述形变Si层和所述Si1-xGex形变施加层之间提供面内拉伸应变；对所述形变Si层的表面进行热氧化；将所述形变Si层的所述表面与一个支承衬底相互键合；在分离位置分离所述Si1-xGex形变施加层的至少一部分和大部分所述Si1-xGex形变施加层和一部分所述形变Si层；以及在所述位置分离内形成p-MOS晶体管和n-MOS晶体管的源、漏区。

公开(公告)号：CN101604691A

公开(公告)日：2009-12-16

申请号：CN200910147423.5

申请日：2009-06-10

Applicant: 株式会社瑞萨科技

Inventor： 森田祐介 ,  土屋龙太 ,  石垣隆士 ,  杉井信之 ,  木村绅一郎

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/8234 ,  H01L21/336

CPC classification number: H01L21/823814 ,  H01L21/823828 ,  H01L21/823864

Abstract: 本发明的目的在于提高具有MIS晶体管的半导体器件的性能。本发明的半导体器件包括：在硅衬底1的主面上沉积半导体层形成的一对源·漏极区域sdn、sdp；覆盖其侧壁的侧壁绝缘膜IS；在平面上被侧壁绝缘膜IS夹着的位置的硅衬底1的主面上，隔着栅极绝缘膜IG配置的栅电极GE；在从栅电极GE的侧方下部开始一直到源·漏极区域sdn、sdp的侧方下部形成的扩散区域exn、exp，其中，源·漏极区域sdn、sdp的侧壁具有正锥状的倾斜，侧壁绝缘膜IS的侧壁中与栅极绝缘膜IG和栅电极GE相邻一方的侧壁具有正锥状的倾斜。