公开(公告)号：CN101741372A

公开(公告)日：2010-06-16

申请号：CN200910208332.8

申请日：2009-11-10

Applicant: 株式会社瑞萨科技

Inventor： 菅野雄介 ,  佐圆真 ,  小松成亘 ,  小野内雅文

IPC: H03K19/00 ,  G06F1/12

CPC classification number: H03L7/0814 ,  G06F1/10 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3296 ,  H03L7/0818 ,  H03L7/089 ,  Y02D10/126 ,  Y02D10/172

Abstract: 本发明提供一种半导体集成电路和时钟同步化控制方法，能够以低成本且高精度地对DVFS控制对象电路区域抑制该区域在电源电压变更工作中的工作性能劣化。如下这样的时钟同步化控制中，进行工作，使得在变更第一电路的电源电压的过程中也能使比较的两个时钟的相位落入设计值内，该时钟同步化控制为：在对将时钟传输到使用第一电源电压(VDDA)进行工作的第一电路(FVA)的路径与将时钟传输到使用第二电源电压(VDDB)进行工作的第二电路(NFVA)的路径之间的时钟进行时钟延迟调整时，在VDDA和VDDB为相同电压时，用不含有相位调整用的延迟元件的路径分配向FVA分配的时钟，在降低FVA区域的电源电压时，暂时以错开1周期～2周期的相位将向FVA区域分配的时钟分配于FVA区域，并使双方的时钟(CKAF、CKBF)同步化。