公开(公告)号：CN118737982A

公开(公告)日：2024-10-01

申请号：CN202410363882.1

申请日：2024-03-28

Applicant: 株式会社村田制作所

Inventor： 佐佐木健次 ,  后藤聪 ,  青池将之

IPC: H01L23/367 ,  H01L23/373 ,  H01L23/488 ,  H01L23/498 ,  H01L21/50 ,  H01L23/528

Abstract: 提供能够提高从高频放大电路的晶体管散热的散热性的半导体装置、半导体模块和搭载半导体装置的系统。复合基板包含第1构件和设于作为第1构件的一个面的第1面的第2构件。第1导体突起从第2构件向第1面所朝向的方向突出。第2导体突起从复合基板向第1面所朝向的方向突出。第1构件包含第1半导体基板，第2构件包含与第1半导体基板相比导热率较低的第2半导体基板。在第2构件设有包含多个第1晶体管的高频放大电路。第1导体突起与多个第1晶体管电连接，在俯视第1面时与多个第1晶体管至少局部重叠。复合基板包含从第2导体突起到达第1半导体基板或第2半导体基板的连接部分。

公开(公告)号：CN118019317A

公开(公告)日：2024-05-10

申请号：CN202311464723.2

申请日：2023-11-06

Applicant: 株式会社村田制作所

Inventor： 佐竹祥明 ,  青池将之 ,  舟木达弥

IPC: H05K13/00 ,  H05K13/04 ,  H05K13/08

Abstract: 提供能够简化将电子部件定位于目标位置的过程的部件搭载装置、部件搭载方法和位置关系信息获取方法。具有搭载吸嘴能、相机、移动机构以及控制装置。控制装置存储位置关系信息，该位置关系信息是表示根据从设置于图案面的多个图案中选择出的至少一个登记图案而确定出的登记图案代表点的位置和在将电子部件向部件搭载地点搭载时的成为定位的基准的定位基准点的位置之间的基于图案设计信息的位置关系的信息。并且，获取由相机拍摄电子部件的图案面而得到的图像。对图像进行解析而求出登记图案代表点的位置。将根据对图像进行解析而得到的登记图案代表点的位置和位置关系信息求出的定位基准点定位于部件搭载地点的目标位置来搭载电子部件。

公开(公告)号：CN117038665A

公开(公告)日：2023-11-10

申请号：CN202310988186.5

申请日：2018-12-05

Applicant: 株式会社村田制作所

Inventor： 黑川敦 ,  青池将之 ,  筒井孝幸

IPC: H01L27/02 ,  H01L23/488 ,  H01L21/60 ,  H01L23/367

Abstract: 本发明提供一种能够缓解在晶体管部分产生的热应力、能够抑制元件的尺寸的增大且能够抑制散热性的下降的半导体装置。在基板上的多个单位晶体管的动作区域的上方配置有第一布线。进而，在基板的上方配置有第二布线。在第一布线以及第二布线上配置有绝缘膜。在绝缘膜设置有在俯视下整个区域与第一布线重叠的第一开口以及与第二布线重叠的第二开口。配置在绝缘膜上的第一凸块穿过第一开口与第一布线连接，第二凸块穿过第二开口与第二布线连接。在俯视下，多个动作区域中的至少一个动作区域配置在第一凸块的内侧，配置在第一凸块的内侧的动作区域的至少一部分的区域配置在第一开口的外侧。第一开口的平面形状与第二开口的平面形状相同。

公开(公告)号：CN116601756A

公开(公告)日：2023-08-15

申请号：CN202180079660.1

申请日：2021-11-15

Applicant: 株式会社村田制作所

Inventor： 山口幸哉 ,  上岛孝纪 ,  津田基嗣 ,  竹松佑二 ,  吉见俊二 ,  荒屋敷聪 ,  佐俣充则 ,  后藤聪 ,  佐佐木丰 ,  青池将之

IPC: H01L23/00

Abstract: 集成电路(70)具备：第一基材(71)，该第一基材(71)的至少一部分由第一半导体材料构成，在该第一基材(71)形成有电气电路(例如控制电路(80)或开关电路(51、52)；第二基材(72)，该第二基材(72)的至少一部分由具有比第一半导体材料的热导率低的热导率的第二半导体材料构成，在该第二基材(72)形成有功率放大电路(11)；以及高热导构件(73)，该高热导构件(73)的至少一部分由具有比第一半导体材料的热导率高的热导率的高热导材料构成，该高热导构件(73)配置于电气电路与功率放大电路(11)之间，其中，在俯视视图中，高热导构件(73)的至少一部分与第一基材(71)的至少一部分及第二基材(72)的至少一部分重叠，高热导构件(73)与第一基材(71)及第二基材(72)接触。

公开(公告)号：CN112117246A

公开(公告)日：2020-12-22

申请号：CN202010564522.X

申请日：2020-06-19

Applicant: 株式会社村田制作所

Inventor： 青池将之

IPC: H01L23/367 ,  H01L21/48 ,  H01L23/488 ,  H01L21/60

Abstract: 本发明提供一种适合高散热性、高输出、高集成化的半导体装置及其制造方法。半导体装置(110)具备：基板(1)，在上表面具有电路元件以及与该电路元件连接的电极；以及外部连接用的导体柱凸块(PB)，设置在该基板(1)上与电极或者电路元件(21)接触并电连接。基板(1)包含第一基材(10)、和配置在该第一基材(10)上的第二基材(20)，电路元件(21)以及电极形成于第二基材(20)，第一基材(10)的热阻比第二基材(20)的热阻低。

公开(公告)号：CN107968076B

公开(公告)日：2020-09-22

申请号：CN201710963350.1

申请日：2017-10-16

Applicant: 株式会社村田制作所

Inventor： 青池将之 ,  黑川敦 ,  小林敦

IPC: H01L23/31 ,  H01L21/56

Abstract: 本发明的课题在于，提供一种能够降低晶片的翘曲、钝化膜的裂纹的半导体装置。半导体装置(1)具备半导体基板(2)、形成在半导体基板(2)的半导体元件(3)、与半导体元件(3)连接的金属层(4)、以及保护半导体元件(3)的钝化膜(11)。钝化膜(11)交替地层叠产生压缩应力的密度低的第一绝缘膜(12)和产生压缩应力的密度高的第二绝缘膜(13)而形成。在最靠近半导体基板(2)的最下层配置有第一绝缘膜(12)。第一绝缘膜(12)和第二绝缘膜(13)使用硅氮化膜、硅氧化膜、硅氮氧化膜中的任一者来形成。

公开(公告)号：CN109887911A

公开(公告)日：2019-06-14

申请号：CN201811483645.X

申请日：2018-12-05

Applicant: 株式会社村田制作所

Inventor： 黑川敦 ,  青池将之 ,  筒井孝幸

IPC: H01L27/02 ,  H01L21/60 ,  H01L23/367

Abstract: 本发明提供一种能够缓解在晶体管部分产生的热应力、能够抑制元件的尺寸的增大且能够抑制散热性的下降的半导体装置。在基板上的多个单位晶体管的动作区域的上方配置有第一布线。进而，在基板的上方配置有第二布线。在第一布线以及第二布线上配置有绝缘膜。在绝缘膜设置有在俯视下整个区域与第一布线重叠的第一开口以及与第二布线重叠的第二开口。配置在绝缘膜上的第一凸块穿过第一开口与第一布线连接，第二凸块穿过第二开口与第二布线连接。在俯视下，多个动作区域中的至少一个动作区域配置在第一凸块的内侧，配置在第一凸块的内侧的动作区域的至少一部分的区域配置在第一开口的外侧。第一开口的平面形状与第二开口的平面形状相同。

公开(公告)号：CN107968035A

公开(公告)日：2018-04-27

申请号：CN201710963260.2

申请日：2017-10-16

Applicant: 株式会社村田制作所

Inventor： 青池将之 ,  黑川敦 ,  小林敦

IPC: H01L21/02

CPC classification number: H01L23/3171 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/022

Abstract: 本发明提供一种能够降低晶片的翘曲、钝化膜的裂纹的半导体装置。半导体装置(1)具备半导体基板(2)、形成在半导体基板(2)的半导体元件(3)、与半导体元件(3)连接的金属层(4)、以及保护半导体元件(3)的钝化膜(11)。钝化膜(11)交替地层叠拉伸应力大的第一绝缘膜(12)和拉伸应力小的第二绝缘膜(13)而形成。第一绝缘膜(12)和第二绝缘膜(13)使用硅氮化膜、硅氧化膜、硅氮氧化膜中的任一者来形成。钝化膜(11)作为整体产生拉伸应力。

公开(公告)号：CN119864277A

公开(公告)日：2025-04-22

申请号：CN202411380082.7

申请日：2024-09-30

Applicant: 株式会社村田制作所

Inventor： 青池将之

IPC: H01L21/02 ,  H10D84/05

Abstract: 本发明提供一种外延生长基板，其可以抑制将半导体层与基板分离时向半导体层产生裂纹。外延生长基板具备：由包含Ga或In作为III族元素的III－V族化合物半导体形成的基板，在基板上外延生长的牺牲层和牺牲层上外延生长的半导体层。牺牲层包含由含有Al或In作为III族元素的混晶半导体形成的层，且Al或In的组成比在厚度方向变化，Al或In的组成比呈极大值的位置，位于牺牲层下表面和上表面以外的内部。

公开(公告)号：CN119694993A

公开(公告)日：2025-03-25

申请号：CN202411653853.5

申请日：2020-06-19

Applicant: 株式会社村田制作所

Inventor： 青池将之

IPC: H01L23/367 ,  H01L23/373 ,  H01L23/498 ,  H01L21/48

Abstract: 本发明提供一种适合高散热性、高输出、高集成化的半导体装置及其制造方法。半导体装置(110)具备：基板(1)，在上表面具有电路元件以及与该电路元件连接的电极；以及外部连接用的导体柱凸块(PB)，设置在该基板(1)上与电极或者电路元件(21)接触并电连接。基板(1)包含第一基材(10)、和配置在该第一基材(10)上的第二基材(20)，电路元件(21)以及电极形成于第二基材(20)，第一基材(10)的热阻比第二基材(20)的热阻低。