半导体装置以及放大器模块

    公开(公告)号:CN111725207B

    公开(公告)日:2024-07-09

    申请号:CN202010195743.4

    申请日:2020-03-19

    Abstract: 本发明提供能够抑制与多个晶体管单元连接的集电极布线的寄生电感的增加的半导体装置以及放大器模块。设置有两个单元列,由相互平行地排列的多个晶体管单元构成,每个晶体管单元包括设置在基板上的集电极区域、基极区域以及发射极区域。多个集电极引出布线分别与多个晶体管单元的集电极区域连接,并在与多个晶体管单元的排列方向交叉的方向上引出。集电极汇总布线使多个集电极引出布线相互连接。在俯视时配置在两个单元列之间的集电极中间汇总布线使从属于两个单元列中的一个单元列的多个晶体管单元分别引出的多个集电极引出布线相互连接。

    半导体装置以及半导体模块
    2.
    发明公开

    公开(公告)号:CN117099211A

    公开(公告)日:2023-11-21

    申请号:CN202280023936.9

    申请日:2022-02-17

    Abstract: 在基板上沿第一方向排列配置有多个单元。多个单元分别包含:双极晶体管;在俯视时包含于双极晶体管的基极层的发射极电极;以及基极电极。多个单元的双极晶体管相互并联地连接。多个单元中的位于两端的第一单元以外的至少一个第二单元的耐破坏性比第一单元的耐破坏性高。提供一种并不局限于面朝上安装而在倒装芯片安装的情况下也能够抑制耐破坏性的降低的半导体装置。

    半导体装置
    3.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN114203651A

    公开(公告)日:2022-03-18

    申请号:CN202111080003.7

    申请日:2021-09-15

    Inventor: 佐佐木健次

    Abstract: 本发明提供能够使从晶体管到凸块的导热路径的热阻降低的半导体装置。在基板之上配置有至少一个晶体管。晶体管的集电极层和基极层构成台面形状的集电极台面,集电极台面具有相对于基板倾斜的侧面,以使得在基板的面内的第一方向上,集电极台面的上表面的尺寸比集电极台面的下表面的尺寸小。在基板之上配置有覆盖晶体管的第一绝缘膜。在第一绝缘膜之上配置有穿过设置于第一绝缘膜的开口与晶体管的发射极层电连接、且在俯视时从与集电极台面的上表面重叠的区域扩展至与倾斜的侧面的至少一部分重叠的区域的第一层的发射极布线。在第一层的发射极布线之上配置有第二层的发射极布线以及发射极凸块。

    半导体装置
    4.
    发明公开

    公开(公告)号:CN112531022A

    公开(公告)日:2021-03-19

    申请号:CN202010985508.7

    申请日:2020-09-18

    Abstract: 本发明提供一种能够实现SOA的扩大、以及击穿电压的提高的半导体装置。在基板的表层部,设置有具有导电性的子集电极层。在俯视时,在子集电极层的内部,配置有集电极层、基极层、以及发射极层。集电极层与子集电极层连接。在俯视时具有在第一方向上较长的形状的发射极电极配置于与发射极层重叠的位置。在俯视时具有在第一方向上较长的形状的基极电极在与第一方向正交的第二方向上与发射极电极隔着间隔来配置。在俯视时,从发射极电极观察集电极电极配置于第二方向的一侧,而未配置于另一侧。在基极电极的长度方向的两端以外的部位,基极布线与基极电极连接。

    半导体装置
    5.
    发明公开

    公开(公告)号:CN109390319A

    公开(公告)日:2019-02-26

    申请号:CN201810774785.6

    申请日:2018-07-13

    Abstract: 本发明提供一种能够提高双极晶体管和电路元件的布局的自由度的半导体装置。在具有包含在进行了蚀刻率依赖于晶面取向的各向异性蚀刻时倒台面型的台阶延伸的第一方向和正台面型的台阶延伸的第二方向的上表面的单晶的半导体基板上,配置有:双极晶体管,包含外延生长的集电极层、基极层、以及发射极层;和基极布线,与基极层连接。在基极层的边缘设置有台阶,基极布线在俯视下在与第一方向交叉的方向上从基极层的内侧引出至外侧。基极层的边缘与基极布线的交叉部位设为断线防止构造,该断线防止构造与对基极层和集电极层进行各向异性蚀刻而形成的倒台面型的台阶和基极层交叉的构造相比,不易产生起因于台阶的基极布线的断线。

    化合物半导体装置
    6.
    发明授权

    公开(公告)号:CN105655393B

    公开(公告)日:2018-10-26

    申请号:CN201510829130.0

    申请日:2015-11-25

    Abstract: 本发明涉及一种化合物半导体装置。在包括由多个单位晶体管构成的HBT的化合物半导体装置中,使热阻降低。化合物半导体装置具备包括多个单位晶体管的异质结双极晶体管和与多个单位晶体管的发射极电连接的凸块,多个单位晶体管沿第1方向排列,凸块在多个单位晶体管的发射极上沿第1方向延伸配置,多个单位晶体管中的至少一个单位晶体管的发射极从凸块的第1方向上的中心线向与第1方向垂直的第2方向上的一侧偏移配置,多个单位晶体管中的其他至少一个单位晶体管的发射极从凸块的第1方向上的中心线向第2方向上的另一侧偏移配置。

    半导体装置和高频功率放大器
    7.
    发明公开

    公开(公告)号:CN119968933A

    公开(公告)日:2025-05-09

    申请号:CN202380067019.5

    申请日:2023-08-23

    Abstract: 本发明涉及半导体装置和高频功率放大器。晶体管包含在基板的上表面上依次层叠的集电极层、基极层以及发射极层,其中,上表面是基板的一个面。四个以上的发射极电极与发射极层电连接。基极电极包含与基极层电连接的两个以上的基极指状物。集电极电极与集电极层电连接。发射极电极各自和基极指状物各自具有在基板的上表面内的第一方向上较长的形状。发射极电极和基极指状物在基板的上表面内在与第一方向正交的第二方向上排列配置。在沿第二方向排列的四个以上的发射极电极和两个以上的基极指状物的列中,在第二方向的两端分别配置有发射极电极。在第二方向上相邻的两个基极指状物之间的区域亦即基极指状物间区域中的至少一个基极指状物间区域配置有在第二方向上排列的两个发射极电极。在将发射极电极的俯视时的面积相对于与配置在多个发射极电极各自的旁边的一个或者两个基极指状物对置的发射极电极的边缘的长度的比定义为对置长度面积比时,多个发射极电极各自的对置长度面积比的最大值与最小值之差为对置长度面积比的平均值的20%以下。

    放大模块
    8.
    发明授权

    公开(公告)号:CN113543458B

    公开(公告)日:2023-09-29

    申请号:CN202110399315.8

    申请日:2021-04-14

    Abstract: 本发明提供能够将放大IC稳定地安装于模块基板,并且能够提高从放大IC向模块基板的散热性的放大模块。安装于层叠基板的放大IC具备输入端子、输出端子及共用端子。层叠基板具备基板侧的共用端子、输入端子及输出端子。这些端子经由凸块与元件侧的对应的端子连接。在层叠基板的下表面,在俯视时与共用端子重叠的位置配置有下表面共用端子。从共用端子朝向下表面共用端子依次配置有第一、第二、第三共用导通孔导体。在基板侧的输入端子连接有输入导通孔导体。第一共用导通孔导体的俯视时的面积比第二、第三共用导通孔导体以及输入导通孔导体中的任何一个的俯视时的面积大。共用端子的凸块的俯视时的面积比输入端子的凸块的俯视时的面积大。

    半导体装置
    9.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN112582399A

    公开(公告)日:2021-03-30

    申请号:CN202011063884.7

    申请日:2020-09-30

    Abstract: 本发明提供能够抑制集电极电流或漏极电流的路径的寄生电感或寄生电阻的增加的半导体装置。在基板配置有两列的晶体管列。两列的晶体管列的每列晶体管列由在第一方向上排列的多个晶体管构成,两列的晶体管列在与第一方向正交的第二方向上隔开间隔配置。在俯视时,在两列的晶体管列之间的区域配置有第一布线。第一布线与两列的晶体管列的多个晶体管的集电极或者漏极连接。在俯视时第一凸块与第一布线重叠,且配置在两列的晶体管列之间,并与第一布线连接。

    多层布线基板
    10.
    发明公开

    公开(公告)号:CN111683471A

    公开(公告)日:2020-09-18

    申请号:CN202010161392.5

    申请日:2020-03-10

    Abstract: 提供多层布线基板,能够抑制晶体管的工作区域的温度上升上的偏差。在多层布线基板的覆盖最上方的导体层的导体图案的保护膜上,设置有使导体图案的局部暴露的在一个方向上较长的开口。第1通路导体从最上方的导体图案向下方延伸,至少到达第2层的导体图案。第2通路导体从第2层或者第3层的导体图案向下方延伸,到达至少向下1层的导体图案。在俯视时,第1通路导体与开口局部重叠。多个第2通路导体中的至少2个第2通路导体配置在隔着开口的位置。隔着开口的多个第2通路导体中,从配置在开口的一侧的第2通路导体到开口为止的最窄的间隔与从配置在另一侧的第2通路导体到开口止的最窄的间隔之差小于从多个第2通路导体到开口止的最窄的间隔。

Patent Agency Ranking