公开(公告)号：CN110945643B

公开(公告)日：2024-01-05

申请号：CN201880048977.7

申请日：2018-07-11

Applicant: 株式会社村田制作所

Inventor： 中川博 ,  芦峰智行 ,  村濑康裕

IPC: H01L21/822 ,  H01G4/00 ,  H01L21/316 ,  H01L21/318 ,  H01L27/04

Abstract: 电容器(100)具备：基体材料(110)，具有相互对置的第一主面(110A)和第二主面(110B)，并在第一主面(110A)侧形成有沟槽部(111)；介电膜(130)，在基体材料(110的第一主面(110A)侧设置于包含沟槽部(111)的内侧的区域；导电体膜(140)，具有第一导电体层(141)和第二导电体层(142)，其中，上述第一导电体层(141)设置于包含沟槽部(111)的内侧的区域且是介电膜电体层(141)上；以及应力缓和部(160)，与第一导电体层(141)的端部的至少一部分接触来设置，在基体材料(110)的第一主面(110A)中的沟槽部(111)的外侧，应力缓和部(160)的厚度(T6)比导电体膜(140)的厚度(T4)小。(130)上，上述第二导电体层(142)设置在第一导

公开(公告)号：CN110574154B

公开(公告)日：2023-03-07

申请号：CN201880027665.8

申请日：2018-04-23

Applicant: 株式会社村田制作所

Inventor： 芦峰智行 ,  中川博 ,  村濑康裕

IPC: H01L21/822 ,  H01G4/33 ,  H01L27/04

Abstract: 电容器(100)具备：具有主面(110A)的基材(110)、设置在基材(110)的主面(110A)侧的介电膜(130)、以及设置在介电膜(130)上的电极层(140)，基材(110)具有凹状构造部(112)，在从基材(110)的主面(110A)的法线方向俯视时，该凹状构造部由形成在比与电极层(140)重叠的区域更靠外侧的区域的至少一个凹部构成，介电膜(130)设置在凹状构造部(112)上。

公开(公告)号：CN110326073B

公开(公告)日：2021-09-21

申请号：CN201880013711.9

申请日：2018-03-22

Applicant: 株式会社村田制作所

Inventor： 村濑康裕 ,  芦峰智行 ,  中川博

IPC: H01G4/30 ,  H01G4/33 ,  H01G4/38 ,  H01L21/822 ,  H01L27/04

Abstract: 电容器(100)具备第一电容器层(101)以及第二电容器层(103)，该第一电容器层(101)具有：设置具有沟槽部的第一沟槽结构(125)的第一基板(110)、第一电极(115)、以及设置在包括第一沟槽结构(125)的沟槽部(126)的区域的第二电极(119)，该第二电容器层(103)具有：第二基板(130)、第三电极(139)、以及第四电极(135)，第一电容器层(101)与第二电容器层(103)被配置为第二电极(119)与第三电极(139)相互相对且电连接。

公开(公告)号：CN111771253A

公开(公告)日：2020-10-13

申请号：CN201980015302.7

申请日：2019-04-10

Applicant: 株式会社村田制作所

Inventor： 村濑康裕 ,  芦峰智行 ,  中川博

IPC: H01G4/33 ,  H01L21/283 ,  H01G4/30

Abstract: 本发明的电容器(101)具备：基材(1)，具有主表面(1u)，该主表面具有凹凸；电介质膜(20)，覆盖主表面(1u)；以及导电体膜(30)，覆盖电介质膜(20)。电介质膜(20)沿着上述凹凸形成，电介质膜(20)的等效氧化层厚度为600nm以上。

公开(公告)号：CN110574154A

公开(公告)日：2019-12-13

申请号：CN201880027665.8

申请日：2018-04-23

Applicant: 株式会社村田制作所

Inventor： 芦峰智行 ,  中川博 ,  村濑康裕

IPC: H01L21/822 ,  H01G4/33 ,  H01L27/04

Abstract: 电容器(100)具备：具有主面(110A)的基材(110)、设置在基材(110)的主面(110A)侧的介电膜(130)、以及设置在介电膜(130)上的电极层(140)，基材(110)具有凹状构造部(112)，在从基材(110)的主面(110A)的法线方向俯视时，该凹状构造部由形成在比与电极层(140)重叠的区域更靠外侧的区域的至少一个凹部构成，介电膜(130)设置在凹状构造部(112)上。

公开(公告)号：CN110326073A

公开(公告)日：2019-10-11

申请号：CN201880013711.9

申请日：2018-03-22

Applicant: 株式会社村田制作所

Inventor： 村濑康裕 ,  芦峰智行 ,  中川博

IPC: H01G4/30 ,  H01G4/33 ,  H01G4/38 ,  H01L21/822 ,  H01L27/04

Abstract: 电容器(100)具备第一电容器层(101)以及第二电容器层(103)，该第一电容器层(101)具有：设置具有沟槽部的第一沟槽结构(125)的第一基板(110)、第一电极(115)、以及设置在包括第一沟槽结构(125)的沟槽部(126)的区域的第二电极(119)，该第二电容器层(103)具有：第二基板(130)、第三电极(139)、以及第四电极(135)，第一电容器层(101)与第二电容器层(103)被配置为第二电极(119)与第三电极(139)相互相对且电连接。

公开(公告)号：CN119547202A

公开(公告)日：2025-02-28

申请号：CN202380052577.4

申请日：2023-06-01

Applicant: 株式会社村田制作所

Inventor： 若冈拓生 ,  高桥佳史 ,  岛袋力 ,  田边健太郎 ,  村濑康裕

IPC: H01L23/12 ,  H01L25/04 ,  H01L25/18

Abstract: 电子电路模块(10)是安装于具备电力供给源的母板(91)的电子电路模块。电子电路模块(10)具备：光电转换单元(40)，对光信号和电信号进行转换；处理器单元(20)，使用电信号进行运算处理；电力转换单元(50)，对来自电力供给源的电力进行转换，而向光电转换单元(40)以及处理器单元(20)进行电力供给；以及封装基板(60)，安装有光电转换单元(40)、处理器单元(20)、以及电力转换单元(50)。光电转换单元(40)、处理器单元(20)、以及电力转换单元(50)仅通过形成于封装基板(60)的导体图案而连接。

公开(公告)号：CN111263978B

公开(公告)日：2023-10-13

申请号：CN201880069469.7

申请日：2018-12-26

Applicant: 株式会社村田制作所

Inventor： 村濑康裕 ,  芦峰智行 ,  中川博

IPC: H01L21/822 ,  H01L27/04

Abstract: 半导体装置(100)具备：半导体基板(110)，具有第一主面(110A)以及第二主面(110B)；第一电极(131)，设置在半导体基板(110)的第一主面(110A)侧；电介质层(120)，设置在半导体基板(110)与第一电极(131)之间；第一电阻控制层((140)，设置在第一电极(131)之上；布线部(150)，设置在第一电阻控制层(140)之上；以及第二电极(132)，设置在半导体基板(110)的第二主面(110B)侧。第一电阻控制层(140)具备：将第一电极(131)与布线部(150)电连接的第一区域(141)；与第一区域(141)并排且电阻率比第一区域(141)高的第二区域(142)。

公开(公告)号：CN111989850B

公开(公告)日：2023-09-15

申请号：CN201980026023.0

申请日：2019-04-12

Applicant: 株式会社村田制作所

Inventor： 芦峰智行 ,  中川博 ,  村濑康裕

IPC: H02M1/34

Abstract: CR缓冲元件(100)具备第一电阻部(110)、第一电容部(120)、第二电阻部(130)以及第二电容部(140)。第一电容部(120)与第一电阻部(110)串联地连接。第二电阻部(130)与第一电阻部(110)和第一电容部(120)串联地连接。第二电容部(140)与第二电阻部(130)并联地连接。CR缓冲元件(100)构成为在第一电容部(120)短路时，第二电阻部(130)断开。

公开(公告)号：CN114503260A

公开(公告)日：2022-05-13

申请号：CN202080066128.1

申请日：2020-04-17

Applicant: 株式会社村田制作所

Inventor： 芦峰智行 ,  入江祐二 ,  村濑康裕

IPC: H01L27/04 ,  H01G4/33 ,  H01G17/00

Abstract: 本发明的目的在于提供一种可靠性更高的半导体装置。本发明的半导体装置具备：半导体基板，具有相互对置的第1主面和第2主面；电介质层，层叠于半导体基板的第1主面上；第1电极层，层叠于电介质层上；保护层，至少包覆电介质层和第1电极层的外周端部，并且被设置为使所述半导体基板的所述第1主面的外周端部露出，半导体基板具有至少位于所述保护层的外周端部的正下方的高电阻区域。