-
公开(公告)号：CN100423290C
公开(公告)日：2008-10-01
申请号：CN200410064274.3
申请日：1994-09-20
Applicant: 株式会社半导体能源研究所
IPC: H01L29/78 , H01L27/12 , H01L27/092 , G02F1/136
CPC classification number: H01L29/665 , H01L21/02145 , H01L21/02244 , H01L21/02258 , H01L21/31116 , H01L21/31144 , H01L21/31683 , H01L21/31687 , H01L21/321 , H01L27/124 , H01L27/127 , H01L29/458 , H01L29/66598 , H01L29/66757 , H01L29/78621 , H01L29/78627
Abstract: 本发明提供一种半导体器件，它包括至少一个第一晶体管和一个第二晶体管，所述第一和第二晶体管各自包括：结晶半导体，具有源区和漏区、源区和漏区间的沟道区、以及分别在沟道区和源区之间以及沟道区和漏区之间的一对杂质区，其中包含于该对杂质区内的一种导电类型杂质的浓度小于源区和漏区内杂质的浓度；位于沟道区上的栅绝缘膜；以及位于栅绝缘膜之上的栅电极，其中，第二晶体管中的那对杂质区至少部分地与栅电极重叠，而第一晶体管中的那对杂质区与栅电极之间没有重叠，其中，第一和第二晶体管的源区和漏区包括硅化镍。
-
公开(公告)号：CN1652351B
公开(公告)日：2010-05-12
申请号：CN200510054405.4
申请日：1994-09-20
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L21/336 , H01L27/00 , H01L21/82
CPC classification number: H01L29/665 , H01L21/02145 , H01L21/02244 , H01L21/02258 , H01L21/31116 , H01L21/31144 , H01L21/31683 , H01L21/31687 , H01L21/321 , H01L27/124 , H01L27/127 , H01L29/458 , H01L29/66598 , H01L29/66757 , H01L29/78621 , H01L29/78627
Abstract: 本发明提供一种半导体器件的制造方法，包括下列步骤：在衬底上形成包括硅的半导体膜，所述半导体膜至少包括成为高电阻率区的第一区和成为漏区的第二区，在所述半导体膜上形成栅绝缘膜；在所述半导体膜上形成栅电极，所述栅绝缘膜介于其间，其中所述半导体膜的所述第二区从所述栅绝缘膜露出；形成覆盖所述半导体膜、所述栅绝缘膜及所述栅电极的金属膜，其中所述金属膜与所述半导体膜的所述第二区接触；通过向所述第一区掺入杂质，以第一浓度产生一种导电类型，形成所述高电阻率区；通过向所述第二区掺入杂质，以高于所述第一浓度的第二浓度产生所述一种导电类型，形成一个漏区；其中在所述第一区上不形成所述金属硅化物层。
-
公开(公告)号：CN1173388C
公开(公告)日：2004-10-27
申请号：CN98108911.9
申请日：1994-09-20
Applicant: 株式会社半导体能源研究所
IPC: H01L21/336
CPC classification number: H01L29/665 , H01L21/02145 , H01L21/02244 , H01L21/02258 , H01L21/31116 , H01L21/31144 , H01L21/31683 , H01L21/31687 , H01L21/321 , H01L27/124 , H01L27/127 , H01L29/458 , H01L29/66598 , H01L29/66757 , H01L29/78621 , H01L29/78627
Abstract: 一种在绝缘衬底上形成的TFT，具有源、漏和沟道区，至少在沟道区上形成栅绝缘膜，并在栅绝缘膜上形成栅电极。在沟道区和漏区间设有电阻率较高的区，以降低截止电流。形成这种结构的方法包括：阳极氧化栅电极以在栅电极侧形成多孔阳极氧化膜；用多孔阳极氧化膜为掩模除去一部分栅绝缘膜，使栅绝缘膜伸出栅电极但不全盖住源和漏区。此后，进行一种导电型元素的离子掺杂。在栅绝缘膜下限定高电阻率区。
-
公开(公告)号：CN1652352A
公开(公告)日：2005-08-10
申请号：CN200510054408.8
申请日：1994-09-20
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L21/336 , H01L27/00 , H01L21/82
CPC classification number: H01L29/665 , H01L21/02145 , H01L21/02244 , H01L21/02258 , H01L21/31116 , H01L21/31144 , H01L21/31683 , H01L21/31687 , H01L21/321 , H01L27/124 , H01L27/127 , H01L29/458 , H01L29/66598 , H01L29/66757 , H01L29/78621 , H01L29/78627
Abstract: 本发明提供一种半导体器件，其特征在于，包括：具有绝缘表面的衬底；在所述衬底上包括硅的半导体膜，所述半导体膜包括沟道区；在所述半导体膜中的一对高电阻率区，所述沟道区介于所述一对高电阻率区之间，其中所述一对高电阻率区包括第一浓度的一种导电类型的杂质；在所述半导体膜中与所述一对高电阻率区相邻的一对杂质区，其中所述一对杂质区包括高于所述第一浓度的第二浓度的同样导电类型的杂质；在所述沟道区上的栅电极，栅绝缘膜介于其间，其中所述栅电极部分地与每个所述一对高电阻率区重叠，其中每个所述一对杂质区包括镍硅化物。
-
公开(公告)号：CN1652351A
公开(公告)日：2005-08-10
申请号：CN200510054405.4
申请日：1994-09-20
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L21/336 , H01L27/00 , H01L21/82
CPC classification number: H01L29/665 , H01L21/02145 , H01L21/02244 , H01L21/02258 , H01L21/31116 , H01L21/31144 , H01L21/31683 , H01L21/31687 , H01L21/321 , H01L27/124 , H01L27/127 , H01L29/458 , H01L29/66598 , H01L29/66757 , H01L29/78621 , H01L29/78627
Abstract: 本发明提供一种半导体器件的制造方法，包括下列步骤：在衬底上形成包括硅的半导体膜，所述半导体膜至少包括成为高电阻率区的第一区和成为漏区的第二区，在所述半导体膜上形成栅绝缘膜；在所述半导体膜上形成栅电极，所述栅绝缘膜介于其间，其中所述半导体膜的所述第二区从所述栅绝缘膜露出；形成覆盖所述半导体膜、所述栅绝缘膜及所述栅电极的金属膜，其中所述金属膜与所述半导体膜的所述第二区接触；通过向所述第一区掺入杂质，以第一浓度产生一种导电类型，形成所述高电阻率区；通过向所述第二区掺入杂质，以高于所述第一浓度的第二浓度产生所述一种导电类型，形成一个漏区；其中在所述第一区上不形成所述金属硅化物层。
-
Patent Agency Ranking
公开(公告)号：CN1108809A
公开(公告)日：1995-09-20
申请号：CN94119444.2
申请日：1994-12-01
Applicant: 株式会社半导体能源研究所
IPC: H01L21/84 , H01L21/322
Abstract: 在使用促进结晶化的催化剂元素，在550℃左右经4小时加热处理，获得结晶态硅方法中，严格控制催化剂元素的引入量。在已形成氧化硅底膜12的玻璃基片11上滴上添加了10～200ppm(要调节)镍等催化元素的乙酸盐溶液等水溶液13。在此状态下保持规定时间，再用旋涂机15进行甩干。而后，以等离子CVD形成非晶硅膜14，在550℃进行加热处理4小时，获得结晶态硅膜。
-
公开(公告)号：CN1571165A
公开(公告)日：2005-01-26
申请号：CN200410064274.3
申请日：1994-09-20
Applicant: 株式会社半导体能源研究所
IPC: H01L29/78 , H01L27/12 , H01L27/092 , G02F1/136
CPC classification number: H01L29/665 , H01L21/02145 , H01L21/02244 , H01L21/02258 , H01L21/31116 , H01L21/31144 , H01L21/31683 , H01L21/31687 , H01L21/321 , H01L27/124 , H01L27/127 , H01L29/458 , H01L29/66598 , H01L29/66757 , H01L29/78621 , H01L29/78627
Abstract: 本发明提供一种半导体器件，它包括至少一个第一晶体管和一个第二晶体管，所述第一和第二晶体管各自包括：结晶半导体，具有源区和漏区、源区和漏区间的沟道区、以及分别在沟道区和源区之间以及沟道区和漏区之间的一对杂质区，其中包含于该对杂质区内的一种导电类型杂质的浓度小于源区和漏区内杂质的浓度；位于沟道区上的栅绝缘膜；以及位于栅绝缘膜之上的栅电极，其中，第二晶体管中的那对杂质区至少部分地与栅电极重叠，而第一晶体管中的那对杂质区与栅电极之间没有重叠，其中，第一和第二晶体管的源区和漏区包括硅化镍。
-
公开(公告)号：CN1146038C
公开(公告)日：2004-04-14
申请号：CN94119444.2
申请日：1994-12-01
Applicant: 株式会社半导体能源研究所
IPC: H01L21/84 , H01L21/322
Abstract: 在使用促进结晶化的催化剂元素，在550℃左右经4小时加热处理，获得结晶态硅方法中，严格控制催化剂元素的引入量。在已形成氧化硅底膜12的玻璃基片11上滴上添加了10～200ppm(要调节)镍等催化元素的乙酸盐溶液等水溶液13。在此状态下保持规定时间，再用旋涂机15进行甩干。而后，以等离子CVD形成非晶硅膜14，在550℃进行加热处理4小时，获得结晶态硅膜。
-
公开(公告)号：CN1055790C
公开(公告)日：2000-08-23
申请号：CN94116346.6
申请日：1994-09-20
Applicant: 株式会社半导体能源研究所
IPC: H01L29/78
CPC classification number: H01L29/665 , H01L21/02145 , H01L21/02244 , H01L21/02258 , H01L21/31116 , H01L21/31144 , H01L21/31683 , H01L21/31687 , H01L21/321 , H01L27/124 , H01L27/127 , H01L29/458 , H01L29/66598 , H01L29/66757 , H01L29/78621 , H01L29/78627
Abstract: 一种在绝缘衬底上形成的TFT，具有源、漏和沟道区，至少在沟道区上形成栅绝缘膜，并在栅绝缘膜上形成栅电极。在沟道区和漏区间设有电阻率较高的区，以降低截止电流。形成这种结构的方法包括：阳极氧化栅电极以在栅电极侧形成多孔阳极氧化膜；用多孔阳极氧化膜为掩模除去一部分栅绝缘膜，使栅绝缘膜伸出栅电极但不全盖住源和漏区。此后，进行一种导电型元素的离子掺杂。在栅绝缘膜下限定高电阻率区。
-
公开(公告)号：CN1109220A
公开(公告)日：1995-09-27
申请号：CN94116346.6
申请日：1994-09-20
Applicant: 株式会社半导体能源研究所
IPC: H01L29/78
CPC classification number: H01L29/665 , H01L21/02145 , H01L21/02244 , H01L21/02258 , H01L21/31116 , H01L21/31144 , H01L21/31683 , H01L21/31687 , H01L21/321 , H01L27/124 , H01L27/127 , H01L29/458 , H01L29/66598 , H01L29/66757 , H01L29/78621 , H01L29/78627
Abstract: 一种在绝缘衬底上形成的TFT，具有源、漏和沟道区，至少在沟道区上形成栅绝缘膜，并在栅绝缘膜上形成栅电极。在沟道区和漏区间设有电阻率较高的区，以降低截止电流。形成这种结构的方法包括：阳极氧化栅电极以在栅电极侧形成多孔阳极氧化膜；用多孔阳极氧化膜为掩模除去一部分栅绝缘膜，使栅绝缘膜伸出栅电极但不全盖住源和漏区。此后，进行一种导电型元素的离子掺杂。在栅绝缘膜下限定高电阻率区。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.022 seconds)
