公开(公告)号：CN118693039A

公开(公告)日：2024-09-24

申请号：CN202310857450.1

申请日：2023-07-13

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 西堀一弥 ,  增田敬太 ,  中川贵博 ,  今田明宽

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/64

Abstract: 本发明的实施方式涉及半导体装置及高频开关。半导体装置具备半导体基板、电路元件、第一布线层和元件保护构件。电路元件形成在半导体基板的上表面侧，且至少具有一个开关元件。第一布线层具有与电路元件电连接的多个第一布线，隔着第一层间绝缘膜设置在所述半导体基板的上方。元件保护构件在电路元件的周围沿着上表面延伸而构成，且由导电性的构件形成为不连续地包围电路元件的周围。第一布线层内的第一布线间的第一布线绝缘膜由相对介电常数为3.5以上的氧化绝缘膜构成。

公开(公告)号：CN104766861A

公开(公告)日：2015-07-08

申请号：CN201410448619.9

申请日：2014-09-04

Applicant: 株式会社东芝

Inventor： 今田明宽

IPC: H01L27/092 ,  H01L21/77

CPC classification number: H01L27/088 ,  H01L21/762 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/1041 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/66681 ,  H01L29/7816

Abstract: 提供一种半导体装置及其制造方法。在形成于第一导电型的半导体层(3)的第二导电型的体区域(4、5)与埋入绝缘膜(8、9)之间，具备具有比所述半导体层(3)的杂质浓度高的杂质浓度的第一导电型的杂质区域(7)。体区域(4、5)具有源极区域(10、11)。埋入绝缘膜(8、9)的源极侧面(80、90)和源极侧角部(81、91)不被漂移区域(6)覆盖而露出到半导体层(3)。