公开(公告)号：CN1411048A

公开(公告)日：2003-04-16

申请号：CN02143342.9

申请日：2002-09-26

Applicant: 株式会社东芝

Inventor： 園田真久 ,  田弘昭 ,  坂上栄人 ,  金高秀海 ,  松崎憲二 ,  松本孝典

IPC: H01L21/76 ,  H01L21/302

CPC classification number: H01L21/76232 ,  H01L21/823481 ,  H01L21/823878

Abstract: 本发明提供了一种在具有STI的半导体装置中使用的沟槽内壁的平面和平面边界及边、角或者角落的交界等的周边部分上没有应力集中，在交界部分上结晶缺陷难以发生的半导体装置。本发明半导体装置100，包含具有形成元件的基板表面12的半导体基板10；电气分离在基板表面中形成元件的元件区域和其他区域的沟槽60；其中，位于沟槽侧面62和底面64间的交界部分80，被形成具有80nm以上的曲率半径的曲面形状。

公开(公告)号：CN101276746B

公开(公告)日：2012-04-25

申请号：CN200810096345.6

申请日：2008-03-28

Applicant: 株式会社东芝

Inventor： 青木克明 ,  速水直哉 ,  服部圭 ,  冈幸广 ,  金高秀海 ,  长谷川诚

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/311

Abstract: 本发明提供一种可以在蚀刻处理后立即从被处理物上除去反应生成物和硬掩模等的表面处理方法、蚀刻处理方法、和电子装置的制造方法。所提供的表面处理方法的特征在于，对具有多层膜的被处理物的各层依次进行蚀刻而堆积含有氟化碳的反应生成物时，通过进行氧气等离子体处理来除去上述反应生成物，在上述反应生成物的除去后，使用氟化氢气体来除去含氧化物的反应生成物。

公开(公告)号：CN101276746A

公开(公告)日：2008-10-01

申请号：CN200810096345.6

申请日：2008-03-28

Applicant: 株式会社东芝

Inventor： 青木克明 ,  速水直哉 ,  服部圭 ,  冈幸广 ,  金高秀海 ,  长谷川诚

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/311

Abstract: 本发明提供一种可以在蚀刻处理后立即从被处理物上除去反应生成物和硬掩模等的表面处理方法、蚀刻处理方法、和电子装置的制造方法。所提供的表面处理方法的特征在于，对具有多层膜的被处理物的各层依次进行蚀刻而堆积含有氟化碳的反应生成物时，通过进行氧气等离子体处理来除去上述反应生成物，在上述反应生成物的除去后，使用氟化氢气体来除去含氧化物的反应生成物。