公开(公告)号：CN104658602A

公开(公告)日：2015-05-27

申请号：CN201410073379.9

申请日：2014-02-28

Applicant: 株式会社东芝

Inventor： 菱田智雄 ,  白川政信

IPC: G11C16/04 ,  H01L27/112

CPC classification number: G11C16/3427 ,  G11C16/0483 ,  G11C16/08

Abstract: 本发明涉及非易失性半导体存储装置及存储系统。提供可以管理不良区域的非易失性半导体存储装置、存储控制器及存储系统。具备阵列和对所述阵列进行控制的周边电路，所述阵列具备包括多个存储串的第1块和第2块，所述存储串包括能保持数据的n个存储单元；所述n条第1信号布线（CG）配置于所述第1块；所述m条第2信号布线（CG）配置于所述第2块，其中，n为自然数，m为自然数，n＞m。

公开(公告)号：CN104916644A

公开(公告)日：2015-09-16

申请号：CN201410453133.4

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 菱田智雄 ,  村上贞俊 ,  胜又龙太 ,  岩濑政雄

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/1157 ,  H01L21/823437 ,  H01L27/11575 ,  H01L27/11582

Abstract: 本发明提供一种可靠性高的半导体存储器。本实施方式的半导体存储器包括：第一存储单元区域MR，其包含积层在半导体基板上方的多个存储单元MC；多层的第一虚拟区域DR，其邻设于第一存储单元区域MR；多层的第二虚拟区域DR，其于与第一虚拟区域DR之間配置第一存储单元区域MR，且邻设于第一存储单元区域MR；以及第一配线，其连接同层的所述第一虚拟区域DR与所述第二虚拟区域DR。