公开(公告)号：CN106098659A

公开(公告)日：2016-11-09

申请号：CN201610016717.4

申请日：2016-01-11

Applicant: 株式会社东芝

Inventor： 稻垣真野 ,  小柳胜 ,  伊东干彦

IPC: H01L23/48 ,  H01L23/488 ,  H01L21/60

CPC classification number: H01L25/18 ,  G11C5/02 ,  G11C5/025 ,  H01L23/5226 ,  H01L23/525 ,  H01L23/528 ,  H01L23/5386 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/29 ,  H01L24/81 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/13024 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16227 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/15311 ,  H01L2924/014 ,  H01L23/48 ,  H01L23/488 ,  H01L24/01 ,  H01L24/10 ,  H01L24/12 ,  H01L2224/01 ,  H01L2224/10 ,  H01L2224/12

Abstract: 实施方式的半导体装置具备：第1半导体芯片；第1配线及第2配线，设置在所述第1半导体芯片的第1面的上方；第1端子，与所述第1配线的一端及所述第2配线的一端连接，且与外部连接；第2端子，与所述第1配线的另一端连接；及第3端子，与所述第2配线的另一端连接，且与所述第2端子连接。