公开(公告)号：CN101114571B

公开(公告)日：2012-03-14

申请号：CN200710136666.X

申请日：2007-07-18

Applicant: 株式会社东芝

Inventor： 鬼头杰 ,  佐藤充 ,  永田祐三 ,  桥本耕治

IPC: H01L21/00 ,  H01L21/027 ,  H01L21/033 ,  H01L21/768

CPC classification number: H01L21/32139 ,  H01L21/0337 ,  H01L27/105 ,  H01L27/1052

Abstract: 本发明提供一种半导体器件。在作为被刻蚀构件的多晶硅膜上形成第1硬掩模，进而在其上形成由非晶硅构成的第2硬掩模。在对第2硬掩模的所希望的一部分进行了硼等的离子注入后，将第2硬掩模作为掩模刻蚀第1硬掩模。利用湿法刻蚀刻蚀除去第2硬掩模未被进行离子注入的部分。在第1硬掩模的侧壁上形成了侧壁膜后，有选择地刻蚀除去未被上述第2硬掩模覆盖而露出上部的第1硬掩模。

公开(公告)号：CN101114571A

公开(公告)日：2008-01-30

申请号：CN200710136666.X

申请日：2007-07-18

Applicant: 株式会社东芝

Inventor： 鬼头杰 ,  佐藤充 ,  永田祐三 ,  桥本耕治

IPC: H01L21/00 ,  H01L21/027 ,  H01L21/033 ,  H01L21/768

CPC classification number: H01L21/32139 ,  H01L21/0337 ,  H01L27/105 ,  H01L27/1052

Abstract: 本发明提供一种半导体器件的制造方法。在作为被刻蚀构件的多晶硅膜上形成第1硬掩模，进而在其上形成由非晶硅构成的第2硬掩模。在对第2硬掩模的所希望的一部分进行了硼等的离子注入后，将第2硬掩模作为掩模刻蚀第1硬掩模。利用湿法刻蚀刻蚀除去第2硬掩模未被进行离子注入的部分。在第1硬掩模的侧壁上形成了侧壁膜后，有选择地刻蚀除去未被上述第2硬掩模覆盖而露出上部的第1硬掩模。