公开(公告)号：CN1306616C

公开(公告)日：2007-03-21

申请号：CN200410003680.9

申请日：2004-02-05

Applicant: 株式会社东芝

Inventor： 梅沢明 ,  长谷川武裕

IPC: H01L27/105 ,  H01L27/115 ,  H01L29/78 ,  H01L29/788 ,  H01L23/52

CPC classification number: H01L27/11526 ,  G11C16/0433 ,  G11C16/10 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11546 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体存储器件包括多个存储单元(MC)，多个局部位线(LBL)，全局位线(WGBL，RGBL)，第一开关元件(SEL)，和保持电路(60)。存储单元(MC)包括第一(MT)和第二MOS晶体管(ST)。第一MOS晶体管(MT)具有电荷积聚层(150)和控制栅极(170)。第二MOS晶体管(ST)具有连接到第一MOS晶体管(MT)的电流通路的一端的其电流通路的一端。局部位线(LBL)连接第一MOS晶体管(MT)的电流通路的另一端。第一开关元件(SEL)在局部位线(LBL)和全局位线(WGBL，RGBL)之间连接。保持电路(60)连接到全局位线(WGBL，RGBL)，并且保存待写入到存储单元(MC)中的数据。

公开(公告)号：CN1540759A

公开(公告)日：2004-10-27

申请号：CN200410003680.9

申请日：2004-02-05

Applicant: 株式会社东芝

Inventor： 梅沢明 ,  长谷川武裕

IPC: H01L27/105 ,  H01L27/115 ,  H01L29/78 ,  H01L29/788 ,  H01L23/52

CPC classification number: H01L27/11526 ,  G11C16/0433 ,  G11C16/10 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11546 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体存储器件包括多个存储单元(MC)，多个局部位线(LBL)，全局位线(WGBL，RGBL)，第一开关元件(SEL)，和保持电路(60)。存储单元(MC)包括第一(MT)和第二MOS晶体管(ST)。第一MOS晶体管(MT)具有电荷积聚层(150)和控制栅极(170)。第二MOS晶体管(ST)具有连接到第一MOS晶体管(MT)的电流通路的一端的其电流通路的一端。局部位线(LBL)连接第一MOS晶体管(MT)的电流通路的另一端。第一开关元件(SEL)在局部位线(LBL)和全局位线(WGBL，RGBL)之间连接。保持电路(60)连接到全局位线(WGBL，RGBL)，并且保存待写入到存储单元(MC)中的数据。

公开(公告)号：CN1404151A

公开(公告)日：2003-03-19

申请号：CN02143725.4

申请日：2002-08-30

Applicant: 株式会社东芝

Inventor： 丹沢徹 ,  梅沢明 ,  高野芳德 ,  志贺仁 ,  渥美滋 ,  田浦忠行

IPC: H01L27/10 ,  G11C11/34

CPC classification number: G11C16/0408 ,  G11C16/08 ,  G11C16/26 ,  G11C29/70

Abstract: 一种非易失性半导体存储器，具有第1和第2非易失性存储片、读取用数据线以及写入校验用数据线、读取用传感放大器、写入校验用传感放大器、以及写入电路。上述各数据线设置在第1和第2非易失性存储片间的区域。分别选择性连接到第1非易失性存储片的位线和第2非易失性存储片的位线。上述读取用传感放大器连接到读取用数据线。写入校验用传感放大器和上述写入电路分别连接到写入校验用数据线。

公开(公告)号：CN1263136C

公开(公告)日：2006-07-05

申请号：CN02143725.4

申请日：2002-08-30

Applicant: 株式会社东芝

Inventor： 丹沢徹 ,  梅沢明 ,  高野芳德 ,  志贺仁 ,  渥美滋 ,  田浦忠行

IPC: H01L27/10 ,  G11C11/34

CPC classification number: G11C16/0408 ,  G11C16/08 ,  G11C16/26 ,  G11C29/70

Abstract: 一种非易失性半导体存储器，其特征在于具有：第1和第2非易失性存储片；设置在上述第1和第2非易失性存储片间的区域，分别与上述第1非易失性存储片的位线和上述第2非易失性存储片的位线选择性连接的读取用数据线以及写入校验用数据线，上述读取用数据线和写入校验用数据线为上述第1和第2非易失性存储片共有；与上述读取用数据线连接的读取用传感放大器；与上述写入校验用数据线连接的写入校验用传感放大器；以及与上述写入校验用数据线连接的写入电路。