公开(公告)号：CN106688039A

公开(公告)日：2017-05-17

申请号：CN201480081761.2

申请日：2014-09-12

Applicant: 株式会社东芝

Inventor： 伊东干彦 ,  小柳胜 ,  林真太郎

IPC: G11C5/00 ,  G06F12/00 ,  G11C29/12

CPC classification number: G06F3/0635 ,  G06F1/3287 ,  G06F3/0625 ,  G06F3/0656 ,  G06F3/0683 ,  G06F13/1673 ,  G06F13/4022 ,  G06F13/4282 ,  G11C5/025 ,  G11C29/021 ,  G11C29/12 ,  G11C29/1201 ,  G11C29/48

Abstract: 根据一个实施方式，提供一种具有控制芯片与多个存储器芯片的存储装置。多个存储器芯片积层在控制芯片之上。控制芯片具有输入缓冲器。输入缓冲器电连接在外部端子。输入缓冲器对于控制芯片及多个存储器芯片共通化。在外部端子与多个存储器芯片之间，设有第一传输路径与第二传输路径。第一传输路径是经由输入缓冲器的传输路径。第二传输路径是不经由输入缓冲器的传输路径。控制芯片在第一模式下，对输入缓冲器赋能而激活第一传输路径。控制芯片在第二模式下，使输入缓冲器失能而激活第二传输路径。