公开(公告)号：CN100423227C

公开(公告)日：2008-10-01

申请号：CN200510092709.X

申请日：2005-08-18

Applicant: 株式会社东芝

Inventor： 福水裕之 ,  本田真悟

IPC: H01L21/768 ,  H01L21/321 ,  H01L21/302

CPC classification number: H01L21/31116 ,  H01L21/31138 ,  H01L21/32136 ,  H01L21/32139

Abstract: 半导体装置的制造方法，包括如下工序：在半导体基板上依次堆积第1导电性阻挡膜、铝或铝合金的膜和第2导电性阻挡膜，形成层压结构的布线材料膜的工序；在第2导电性阻挡膜表面上依次形成有机材料膜、硅氧化膜和抗蚀膜的工序；通过平版印刷术形成抗蚀图形，以该抗蚀图形为掩模，采用至少含有氟的加工气体对硅氧化膜进行蚀刻加工，在有机材料膜表面上形成氧化硅膜图形的工序；在以氧化硅膜图形为掩模，采用含有H和N的加工气体对上述有机材料膜进行蚀刻加工，在导电性阻挡膜表面上形成有机材料膜图形的工序；在曝露于大气中之前，进行含有C的加工气体、含有H的加工气体或者含有O的加工气体的等离子体处理的工序；以及以上述各图形为掩模，对布线材料膜进行蚀刻加工形成布线的工序。

公开(公告)号：CN1738021A

公开(公告)日：2006-02-22

申请号：CN200510092709.X

申请日：2005-08-18

Applicant: 株式会社东芝

Inventor： 福水裕之 ,  本田真悟

IPC: H01L21/768 ,  H01L21/321 ,  H01L21/302

CPC classification number: H01L21/31116 ,  H01L21/31138 ,  H01L21/32136 ,  H01L21/32139

Abstract: 半导体装置的制造方法，包括如下工序：在半导体基板上依次堆积第1导电性阻挡膜、铝或铝合金的膜和第2导电性阻挡膜，形成层压结构的布线材料膜的工序；在第2导电性阻挡膜表面上依次形成有机材料膜、硅氧化膜和抗蚀膜的工序；通过平版印刷术形成抗蚀图形，以该抗蚀图形为掩模，采用至少含有氟的加工气体对硅氧化膜进行蚀刻加工，在有机材料膜表面上形成氧化硅膜图形的工序；在以氧化硅膜图形为掩模，采用含有H和N的加工气体对上述有机材料膜进行蚀刻加工，在导电性阻挡膜表面上形成有机材料膜图形的工序；在曝露于大气中之前，进行含有C的加工气体、含有H的加工气体或者含有O的加工气体的等离子体处理的工序；以及以上述各图形为掩模，对布线材料膜进行蚀刻加工形成布线的工序。