-
公开(公告)号：CN119836855A
公开(公告)日：2025-04-15
申请号：CN202480003865.5
申请日：2024-02-15
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提供能够提高特性的半导体装置。根据实施方式，半导体装置包含第一～第三电极、第一～第四半导体部件以及第一绝缘部件。第一半导体部件设置于第一电极与第二电极之间，为第一导电型。第一半导体部件包含第五部分区域。第二半导体部件为第二导电型。第二半导体部件包含第一半导体区域和第二半导体区域。第五部分区域在第三方向上位于第一半导体区域与第二半导体区域之间。第三半导体部件为第二导电型。第四半导体部件为第一导电型。
-
公开(公告)号：CN118693149A
公开(公告)日：2024-09-24
申请号：CN202310731596.1
申请日：2023-06-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/16 , H01L29/423
Abstract: 本发明的实施方式涉及半导体装置。实施方式的半导体装置具备具有第一面与第二面的碳化硅层、第一面一侧的第一及第二栅极电极、第一导电型的第一碳化硅区域、第一碳化硅区域与第一面之间的第二导电型的第二碳化硅区域、第二碳化硅区域与第一面之间的第二导电型的第三碳化硅区域、第三碳化硅区域与第一面之间的第一导电型的第四碳化硅区域、第一面一侧的第一电极和第二面一侧的第二电极。第一电极包含第一栅极电极与第二栅极电极之间的第一部分，第一部分具有与第四碳化硅区域相接的第一接触面、与第四碳化硅区域相接的第二接触面、与第四碳化硅区域及第三碳化硅区域相接的第三接触面和与第三碳化硅区域相接的第四接触面。
-
公开(公告)号：CN108878276A
公开(公告)日：2018-11-23
申请号：CN201810160327.3
申请日：2018-02-27
Applicant: 株式会社东芝
IPC: H01L21/28 , H01L21/285 , H01L21/336
CPC classification number: H01L21/049 , H01L21/02164 , H01L21/02266 , H01L21/02271 , H01L21/02337 , H01L29/1608 , H01L29/6606 , H01L29/66068 , H01L29/66181 , H01L29/66666
Abstract: 提供一种特性能够提高的半导体装置的制造方法。根据实施方式，半导体装置的制造方法包括：在包含氧的第一气氛中对第一膜实施500℃以上且900℃以下的第一温度的第一热处理，该第一膜沉积在包含碳化硅的半导体部件上且包含硅及氧。所述制造方法包括：在所述第一热处理之后，在包含氮的第二气氛中对所述第一膜实施1200℃以上且小于1400℃的第二温度的第二热处理。
-
公开(公告)号：CN119968937A
公开(公告)日：2025-05-09
申请号：CN202480003821.2
申请日：2024-02-15
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提高特性。根据一实施方式，在半导体装置的第一半导体部中，从第一部分区域向第二部分区域的第二方向与从第一电极向第二电极的第一方向交叉，从第一部分区域向第三部分区域的方向沿着第一方向，从第二部分区域向第四部分区域的第三方向与包含第一方向及第二方向的平面交叉，从第四部分区域向第五部分区域的方向沿着第一方向，从第二部分区域向第六部分区域的方向沿着第一方向，从第四部分区域向第六部分区域的方向沿着第三方向，第六部分区域中的第一导电型的杂质浓度比第一部分区域、第二部分区域、第三部分区域、第四部分区域及第五部分区域中的第一导电型的杂质浓度高，第五部分区域与第二电极肖特基接触。
-
公开(公告)号：CN114639733B
公开(公告)日：2024-10-29
申请号：CN202110651477.6
申请日：2021-06-11
Applicant: 东芝电子元件及存储装置株式会社 , 株式会社东芝
Abstract: 实施方式的半导体装置具备：第一电极、第二电极、第一电极与第二电极之间的碳化硅层、在第1方向上延伸的第一栅极电极、第二栅极电极、以及第三栅极电极、以及在与第1方向交叉的第2方向上延伸并连接有第一栅极电极、第二栅极电极以及第三栅极电极的栅极布线，在将第一区域的第一栅极电极与第二栅极电极在第2方向上的间隔设为S1，将比第一区域靠近栅极布线的第二区域的第一栅极电极与第二栅极电极在第2方向上的间隔设为S2，将第一区域的第二栅极电极与第三栅极电极在第2方向上的间隔设为S3，将第二区域的第二栅极电极与第三栅极电极在第2方向上的间隔设为S4的情况下，满足式1、式2及式3。S1＜S3(式1)S1＜S2(式2)S3＞S4(式3)。
-
Patent Agency Ranking
公开(公告)号：CN116825840A
公开(公告)日：2023-09-29
申请号：CN202210811219.4
申请日：2022-07-11
Applicant: 东芝电子元件及存储装置株式会社 , 株式会社东芝
Abstract: 实施方式的半导体装置具备：具有第一面和第二面的碳化硅层；第一导电型的第一碳化硅区域，包括第一区域、位于第一区域与第一面之间的第二区域以及第三区域，第二区域的第一导电型杂质浓度高于或等于第一区域，第三区域的第一导电型杂质浓度高于第二区域；第二导电型的第二碳化硅区域，包括第四区域，位于第一碳化硅区域与第一面之间，与第二区域相接；第五区域，与第三区域接触且第二导电型杂质浓度比第四区域高；第二碳化硅区域与第一面之间的第一导电型的第三碳化硅区域；第一栅极电极，与第二碳化硅区域对置；第一栅极绝缘层；第一电极，包括与第二碳化硅区域以及第三碳化硅区域接触的第一部分；以及第二电极。
-
公开(公告)号：CN116799060A
公开(公告)日：2023-09-22
申请号：CN202210728707.9
申请日：2022-06-24
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 实施方式提供能够提高开关速度的半导体装置及其制造方法。实施方式的半导体装置具有：第一电极；第一导电型的第一半导体层，设置在第一电极上；第二导电型的第二导电型柱，设置在第一半导体层上；第一导电型柱，设置在第一半导体层上，具有：低浓度层，为第一导电型且杂质浓度的平均值比第二导电型柱的杂质浓度的平均值低；和高浓度层，为第一导电型且杂质浓度的平均值比第二导电型柱的杂质浓度的平均值高；第二导电型的第二半导体层，设置在第一导电型柱上；第一导电型的第三半导体层，设置在第二半导体层上；第二电极，与第二导电型柱及第三半导体层连接；第三电极；以及绝缘膜，配置在第二半导体层与第三电极之间。
-
公开(公告)号：CN117712163A
公开(公告)日：2024-03-15
申请号：CN202211663949.0
申请日：2022-12-23
Applicant: 东芝电子元件及存储装置株式会社 , 株式会社东芝
Abstract: 实施方式涉及半导体装置及其制造方法。本实施方式的半导体装置具备：第一电极；第一导电型的第一半导体层，与所述第一电极连接，包含硅及碳；第二导电型的第二半导体层，配置于所述第一半导体层上的一部分，包含硅及碳；第一导电型的第三半导体层，配置于所述第二半导体层上的一部分，隔着所述第二半导体层与所述第一半导体层对置，以与所述第一半导体层对置的侧面越朝向上方则越接近所述第一半导体层的方式进行位移，包含硅及碳；第二电极，与所述第三半导体层连接；以及第三电极，至少配置于所述第二半导体层中的所述第一半导体层与所述第三半导体层之间的部分的正上方区域，隔着第一绝缘膜与所述部分对置。
-
公开(公告)号：CN116799061A
公开(公告)日：2023-09-22
申请号：CN202210767695.0
申请日：2022-06-30
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具备第一电极、从第一电极分离的第二电极、设于第一电极与第二电极间的半导体部、及控制电极。半导体部含第一导电型的第一半导体层、第二导电型的第二半导体层、第一导电型的第三半导体层、第二导电型的多个第四半导体层及第二导电型的第五半导体层。第一半导体层在第一电极与第二电极间延伸，第二半导体层设于第一半导体层与第二电极间。第三半导体层在第二半导体层与第二电极间局部地设于第二半导体层上。多个第四半导体层设于第一半导体层中在从第一电极朝第二电极的第一方向上延伸，在与第一方向正交的第二方向上排列。第五半导体层局部地设于第一半导体层与第二半导体层间位于在第二方向上相邻的两个第四半导体层间，与相邻的两个第四半导体层连接。控制电极位于多个第四半导体层的各个与第二电极间隔着第一绝缘膜与第二半导体层相向。
-
公开(公告)号：CN108878276B
公开(公告)日：2023-08-22
申请号：CN201810160327.3
申请日：2018-02-27
Applicant: 株式会社东芝
IPC: H01L21/28 , H01L21/285 , H01L21/336
Abstract: 提供一种特性能够提高的半导体装置的制造方法。根据实施方式，半导体装置的制造方法包括：在包含氧的第一气氛中对第一膜实施500℃以上且900℃以下的第一温度的第一热处理，该第一膜沉积在包含碳化硅的半导体部件上且包含硅及氧。所述制造方法包括：在所述第一热处理之后，在包含氮的第二气氛中对所述第一膜实施1200℃以上且小于1400℃的第二温度的第二热处理。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.016 seconds)
