公开(公告)号：CN1467821A

公开(公告)日：2004-01-14

申请号：CN03140819.2

申请日：2003-06-06

Applicant: 株式会社东芝

Inventor： 成田雅贵 ,  佐藤兴一 ,  大岩德久

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/31 ,  H01L21/3205 ,  H01L23/52

CPC classification number: H01L21/76831 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76826

Abstract: 半导体器件的制造方法，包括：在半导体衬底上形成第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上形成光刻胶图形，用上述光刻胶图形，刻蚀上述第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上形成凹部，在除去了上述光刻胶图形后，向上述凹部内埋入导电膜，在埋入了上述导电膜后，在除去上述光刻胶图形时，除去在上述第1低介电系数绝缘膜的凹部的侧壁上形成的变质层，使得把归因于上述变质层的除去而产生的上述凹部侧壁的间隙填埋起来那样地形成第2低介电系数绝缘膜。

公开(公告)号：CN1278409C

公开(公告)日：2006-10-04

申请号：CN03140819.2

申请日：2003-06-06

Applicant: 株式会社东芝

Inventor： 成田雅贵 ,  佐藤兴一 ,  大岩德久

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/31 ,  H01L21/3205 ,  H01L23/52

CPC classification number: H01L21/76831 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76826

Abstract: 半导体器件的制造方法，包括：在半导体衬底上形成第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上形成光刻胶图形，用上述光刻胶图形，刻蚀上述第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上形成凹部，在除去了上述光刻胶图形后，向上述凹部内埋入导电膜，在埋入了上述导电膜后，在除去上述光刻胶图形时，除去在上述第1低介电系数绝缘膜的凹部的侧壁上形成的变质层，使得把归因于上述变质层的除去而产生的上述凹部侧壁的间隙填埋起来那样地形成第2低介电系数绝缘膜。