公开(公告)号：CN1383082A

公开(公告)日：2002-12-04

申请号：CN02121804.8

申请日：2002-04-12

Applicant: 株式会社东芝

Inventor： 五十岚睦典 ,  三桥隆

IPC: G06F17/50 ,  H01L21/82 ,  H01L21/027

CPC classification number: G06F17/5068

Abstract: 本发明的半导体集成电路装置的布局设计系统具有:登记基本通孔形状表的程序库信息储存装置;对登记于上述程序库信息储存装置的上述基孔形状表的各通孔形状,登记表示最佳布线终端处理的表的工艺数据库储存装置;以及参照登记于上述程序库信息储存装置和上述工艺数据库储存装置的表,选择最佳布线处理,并执行布线设计的中央处理控制装置。

公开(公告)号：CN1169204C

公开(公告)日：2004-09-29

申请号：CN00137227.0

申请日：2000-11-17

Applicant: 株式会社东芝

Inventor： 五十岚睦典 ,  村方正美 ,  三桥隆 ,  山田正昭 ,  南文裕 ,  石冈尚

IPC: H01L21/70 ,  H01L21/82 ,  H01L27/00

CPC classification number: H01L23/528 ,  G06F1/10 ,  G06F17/5077 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供以少的计算量高效率地进行斜布线的终端布局的自动设计方法，包括：生成具有任意线宽的水平布线11的步骤；生成具有任意线宽，相对于水平布线按45°角度在斜方向上延伸，其终端部重叠在水平布线的终端部的斜布线13的步聚；在水平布线11的终端和斜布线13的终端重合的重叠区域中，至少在水平布线的纵长方向的中心线和斜布线的纵长方向的中心线的交点上，设定连接水平布线和斜布线的连接图形15A的步骤。

公开(公告)号：CN1532935A

公开(公告)日：2004-09-29

申请号：CN200410032630.3

申请日：2004-03-24

Applicant: 株式会社东芝

Inventor： 五十岚睦典 ,  南文裕

IPC: H01L27/00 ,  H01L23/52

CPC classification number: G06F17/5068 ,  G06F1/10 ,  G06F2217/62

Abstract: 在时钟配线的配置中，受理逻辑电路的电路信息，以电路信息为基础，在半导体晶片上配置根驱动器，在局部区中，用H树型结构形成初始时钟配线，在公用区中，用星型结构形成初始时钟配线。将从初始时钟配线的任意第一节点分支的多条配线中的第一配线上最初出现的节点，指定为第二节点，将从第一节点分支的多条配线中的除了第一配线以外的配线上第二个出现的节点，指定为第三节点。仅将第三节点中的、存在于距向第二节点输入的信号的输入方向规定角度以内的方向上的第三节点，作为确定第三节点，卷积从第一节点至确定第三节点的配线和节点。

公开(公告)号：CN1384540A

公开(公告)日：2002-12-11

申请号：CN02118396.1

申请日：2002-04-26

Applicant: 株式会社东芝

Inventor： 五十岚睦典 ,  山田正昭 ,  桥本耕治 ,  高岛诚 ,  池内敦彦

IPC: H01L21/82 ,  G06F17/50

CPC classification number: G06F17/5077 ,  H01L23/5226 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/0001 ,  H01L2924/00

Abstract: 一种布线图形的布局方法。用该方法,生成在第1方向上延伸的线宽为W的第1布线图形,在与上述第1布线图形正交的方向上延伸的线宽为W的第2布线图形使得其终端部分在上述第1布线图形的终端部分处结束,把上述第1或第2布线图形中的任何一方的终端部分弯曲成直角,生成L形延长部分,生成使上述第1和第2布线图形彼此重叠的重叠区域,在该重叠区域上,生成长方形的通孔图形。

公开(公告)号：CN1269205C

公开(公告)日：2006-08-09

申请号：CN02118396.1

申请日：2002-04-26

Applicant: 株式会社东芝

Inventor： 五十岚睦典 ,  山田正昭 ,  桥本耕治 ,  高岛诚 ,  池内敦彦

IPC: H01L21/82 ,  H01L23/535 ,  G06F17/50

CPC classification number: G06F17/5077 ,  H01L23/5226 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/0001 ,  H01L2924/00

Abstract: 一种布线图形的布局方法。用该方法，生成在第1方向上延伸的线宽为W的第1布线图形，在与上述第1布线图形正交的方向上延伸的线宽为W的第2布线图形使得其终端部分在上述第1布线图形的终端部分处结束，把上述第1或第2布线图形中的任何一方的终端部分弯曲成直角，生成L形延长部分，生成使上述第1和第2布线图形彼此重叠的重叠区域，在该重叠区域上，生成长方形的通孔图形。

公开(公告)号：CN1308369A

公开(公告)日：2001-08-15

申请号：CN00137227.0

申请日：2000-11-17

Applicant: 株式会社东芝

Inventor： 五十岚睦典 ,  村方正美 ,  三桥隆 ,  山田正昭 ,  南文裕 ,  石冈尚

IPC: H01L21/70 ,  H01L21/82 ,  H01L27/00

CPC classification number: H01L23/528 ,  G06F1/10 ,  G06F17/5077 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供以少的计算量高效率地进行斜布线的终端布局的自动设计方法,包括:生成具有任意线宽的水平布线11的步骤;生成具有任意线宽,相对于水平布线按45°角度在斜方向上延伸,其终端部重叠在水平布线的终端部的斜布线13的步骤;在水平布线11的终端和斜布线13的终端重合的重叠区域中,至少在水平布线的纵长方向的中心线和斜布线的纵长方向的中心线的交点上,设定连接水平布线和斜布线的连接图形15A的步骤。

公开(公告)号：CN1648768A

公开(公告)日：2005-08-03

申请号：CN200510007840.1

申请日：2005-01-26

Applicant: 株式会社东芝

Inventor： 渡边敦 ,  五十岚睦典

IPC: G03F1/00 ,  H01L27/00 ,  H01L21/00 ,  G06F17/50

CPC classification number: G06F17/5068 ,  G03F1/00 ,  G03F1/36 ,  H01L27/11803

Abstract: 本发明提供一种抑制成品率降低且可靠性、布线效率良好又能缩短工序处理时间的自动设计装置和方法及可用其制造的中间掩模组和半导体集成电路。具有：包含具有带状的第1终端区图案(110P1)的第1布线图案(110)的第1中间掩模(80b)、包含投影在第1终端区图案(110P1)的投影像区的通路图案(120P1)的第2中间掩模(81b)、及包含投影在第1终端区图案(110P1)的投影像与通路图案(120P1)的投影像重叠的区且具有与第1终端区图案(110P1)同方向延伸的带状的第2终端区图案(130P1)和连接第2终端区图案(130P1)的端部且对第2终端区图案(130P1)的延伸方向倾斜延伸的带状的第2线部图案(130P2)的第2布线图案(130P)的第3中间掩模(82b)。

公开(公告)号：CN1205579C

公开(公告)日：2005-06-08

申请号：CN02121804.8

申请日：2002-04-12

Applicant: 株式会社东芝

Inventor： 五十岚睦典 ,  三桥隆

IPC: G06F17/50 ,  H01L21/82 ,  H01L21/027

CPC classification number: G06F17/5068

Abstract: 本发明的半导体集成电路装置的布局设计系统具有：登记基本通孔形状表的程序库信息储存装置；对登记于上述程序库信息储存装置的上述基本通孔形状表的各通孔形状，登记表示最佳布线终端处理的表的工艺数据库储存装置；以及参照登记于上述程序库信息储存装置和上述工艺数据库储存装置的表，选择最佳布线处理，并执行布线设计的中央处理控制装置。