-
公开(公告)号：CN101212213B
公开(公告)日：2011-11-23
申请号：CN200710199354.3
申请日：2007-12-17
Applicant: 松下电器产业株式会社
CPC classification number: H03M1/0624 , G06F1/06 , H03K5/151 , H03M1/1215
Abstract: 本发明提供一种时钟信号生成装置，具备第一、第二及第三D触发器。第一D触发器的第一输出端子基于时钟信号，输出给其第一D输入端子的输入信号，其第一反相输出端子基于时钟信号，对第一D输入端子的输入信号进行反相并输出，并且将输出输入到第一D输入端子。第二D触发器的第二D输入端子，输入来自第一D触发器的第一输出端子的输出，其第二输出端子基于时钟信号，将给其第二D输入端子的输入信号作为第1输出输出，第三D触发器的第三D输入端子，输入来自第一D触发器的第一反相输出端子的输出，其第三输出端子基于时钟信号，将给其第三D输入端子的输入信号作为第二输出输出。第一输出和第二输出具有在彼此相同的定时反相的信号波形。
-
公开(公告)号：CN1992266A
公开(公告)日：2007-07-04
申请号：CN200610164224.1
申请日：2006-12-05
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/0259 , H01L2924/0002 , H03F1/52 , H03F2200/258 , H03F2200/441 , H03F2200/444 , H01L2924/00
Abstract: 本发明公开了半导体集成电路装置。目的在于：能够防止浪涌电压对内部电路的破坏，同时，在不受浪涌保护电路中耐压偏差的影响的情况下，保护提高半导体集成电路装置的特性的电容元件不被浪涌电压破坏。半导体集成电路装置，具有内部电路(1)、浪涌保护电路(6A)、电容元件(7)、金属氧化物半导体(MOS)晶体管(9)和控制电路(10)，该内部电路(1)连接在第一外部端子(2)、高电位电源端子(3)及低电位电源端子(4)的每一个上，该浪涌保护电路(6A)连接在第一外部端子(2)与低电位电源端子(4)之间，保护内部电路(1)不受施加在第一外部端子(2)上的浪涌电压的影响，该电容元件(7)的一端子与第一外部端子(2)连接，该金属氧化物半导体(MOS)晶体管(9)连接在该电容元件(7)的另一端子与低电位电源端子(4)之间，该控制电路(10)在浪涌电压施加在第一外部端子(2)上时，使内部电路(1)为停止状态，且不使金属氧化物半导体(MOS)晶体管(9)活性化。
-
公开(公告)号：CN101632229A
公开(公告)日：2010-01-20
申请号：CN200880005454.0
申请日：2008-02-28
Applicant: 松下电器产业株式会社
IPC: H03M1/14
CPC classification number: H03M1/1215 , H03M1/168
Abstract: 一种A/D转换器，通过第一、第二流水线型的单位A/D转换器(121、122)，时分地对模拟输入信号进行并行处理，而转换成数字输出信号，其中，具有根据系统要求来设定进行并行处理的多个单位A/D转换器的功能，在以比最大转换频率低的转换频率动作的情况下，通过控制信号(15)使单位A/D转换器(122)停止，从而削减单位A/D转换器间的通道间误差，改善A/D转换器的精度。
-
公开(公告)号：CN101212213A
公开(公告)日：2008-07-02
申请号：CN200710199354.3
申请日：2007-12-17
Applicant: 松下电器产业株式会社
CPC classification number: H03M1/0624 , G06F1/06 , H03K5/151 , H03M1/1215
Abstract: 本发明提供一种时钟信号生成装置，具备第一、第二及第三D触发器。第一D触发器的第一输出端子基于时钟信号，输出给其第一D输入端子的输入信号，其第一反相输出端子基于时钟信号，对第一D输入端子的输入信号进行反相并输出，并且将输出输入到第一D输入端子。第二D触发器的第二D输入端子，输入来自第一D触发器的第一输出端子的输出，其第二输出端子基于时钟信号，将给其第二D输入端子的输入信号作为第1输出输出，第三D触发器的第三D输入端子，输入来自第一D触发器的第一反相输出端子的输出，其第三输出端子基于时钟信号，将给其第三D输入端子的输入信号作为第二输出输出。第一输出和第二输出具有在彼此相同的定时反相的信号波形。
-
-
-
Search Results
4
records
(took 0.01 seconds)
