-
公开(公告)号：CN101416298A
公开(公告)日：2009-04-22
申请号：CN200780011729.7
申请日：2007-03-30
Applicant: 松下电器产业株式会社
Inventor： 广濑雅庸
IPC: H01L21/8242 , H01L27/10 , H01L27/108 , G11C11/401 , G11C11/4097
CPC classification number: G11C7/18 , G11C7/08 , G11C7/12 , G11C11/4091 , G11C11/4094 , G11C11/4097 , G11C2207/005 , H01L27/0207 , H01L27/10811 , H01L27/10885
Abstract: 本发明提供一种半导体存储器件。作为一个例子的半导体存储器件在每个形成在半导体衬底上的一处N型扩散层(OD)上，在其与字线(WL)或者位线选择线(KS)的交叉位置，形成有2个存储单元门(TG)或者位线连接门(SW)。N型扩散层(OD)的中间部附近被作为2个栅极共用的源极/漏极区域，而两端部附近被作为各门各自的源极/漏极区域。源极/漏极区域经由存储接点(CA)而连接到存储单元电容的存储电极(SN)上，或者经由子位线接点(CH)和金属布线的导通孔而连接到子位线、或者主位线上。存储单元门(TG)和位线连接门(SW)被配置成4个为单位重复相同的图形。
-
公开(公告)号：CN101042927A
公开(公告)日：2007-09-26
申请号：CN200710091645.0
申请日：2002-11-20
Applicant: 松下电器产业株式会社
IPC: G11C7/18 , H01L27/108 , H01L23/522 , H01L21/8242
CPC classification number: H01L27/10882 , G11C7/02 , G11C7/18 , H01L23/5225 , H01L27/10885 , H01L27/10897 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 一种半导体记忆装置，包括放大互补位线对的电压差的读出放大电路；构成上述读出放大电路的P沟道型或者N沟道型的配对晶体管的两个栅电极在同一活性区域中相互平行形成；上述两个栅电极的栅长被设定为上述活性区域的两端部分比中央部分长。
-
公开(公告)号：CN101404183A
公开(公告)日：2009-04-08
申请号：CN200810168949.7
申请日：2008-09-26
Applicant: 松下电器产业株式会社
IPC: G11C29/42
CPC classification number: G11C7/1006 , G06F11/1048 , G11C5/025 , G11C7/1012 , G11C7/1051 , G11C7/106 , G11C29/70 , G11C2029/0411
Abstract: 在半导体存储装置中，相对于与字线正交的方向形成的数据线，在沿数据线的延伸方向上，列状地邻接配置数据锁存器(300)、多路转换器(601、602)、ECC电路部(401)、输入输出电路部(500)，以位片状地形成数据总线系统的布局。进而，为了使各比特的延迟时间均一化，均等地分散配置奇偶校验位。在搭载了ECC功能的比特宽度宽广的存储器装置中，带来从存储器阵列部到电路的数据总线的布线布局及延迟时间的增大。另外，加大ECC电路的处理比特宽度后，由于电路级数的增加，存取性能恶化，布局的面积也增大。
-
公开(公告)号：CN101359499A
公开(公告)日：2009-02-04
申请号：CN200810131166.1
申请日：2008-07-30
Applicant: 松下电器产业株式会社
Inventor： 广濑雅庸
IPC: G11C7/18
CPC classification number: G11C11/4097 , H01L27/0207 , H01L27/10885
Abstract: 一种半导体存储装置，即便在将布线间隔细小化的情况下，仍可确保读出电压，其具有：沿行方向和列方向配置有多个存储器单元的存储器阵列；以及与各列的存储器单元对应形成的多个位线，将上述多个位线分层化为主位线和副位线，上述主位线分散于多个布线层而形成，在同一布线层相邻的上述主位线彼此的间隔，比相邻的上述副位线彼此的间隔更宽。
-
公开(公告)号：CN1187832C
公开(公告)日：2005-02-02
申请号：CN02152734.2
申请日：2002-11-20
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C7/1048 , G11C2207/002
Abstract: 一种半导体存储器件，包括：位线对，连接多个存储单元；多个预充电电路，用于将所述位线对预充电至与高电平和低电平的平均值不同的第1电压；位线预充电电源线(VBP[0])，用于将预充电的所述第1电压供给所述预充电电路；电容器(200)；充电部件(201)，对所述电容器充电；以及传输门电路(202，203)，控制所述电容器和所述位线预充电电源线的连接与断开。控制所述传输门电路，使得在所述位线对的预充电时所述电容器和所述预充电电源线相连接。可以高速高精度地进行位线的预充电。
-
Patent Agency Ranking
公开(公告)号：CN1420565A
公开(公告)日：2003-05-28
申请号：CN02152734.2
申请日：2002-11-20
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C7/1048 , G11C2207/002
Abstract: 一种半导体存储器件，包括：位线对，连接多个存储单元；多个预充电电路，用于将所述位线对预充电至与高电平和低电平的平均值不同的第1电压；位线预充电电源线(VBP[0])，用于将预充电的所述第1电压供给所述预充电电路；电容器(200)；充电部件(201)，对所述电容器充电；以及传输门电路(202，203)，控制所述电容器和所述位线预充电电源线的连接与断开。控制所述传输门电路，使得在所述位线对的预充电时所述电容器和所述预充电电源线相连接。可以高速高精度地进行位线的预充电。
-
公开(公告)号：CN100590732C
公开(公告)日：2010-02-17
申请号：CN200710091645.0
申请日：2002-11-20
Applicant: 松下电器产业株式会社
IPC: G11C7/18 , H01L27/108 , H01L23/522 , H01L21/8242
CPC classification number: H01L27/10882 , G11C7/02 , G11C7/18 , H01L23/5225 , H01L27/10885 , H01L27/10897 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 一种半导体存储装置，包括放大互补位线对的电压差的读出放大电路；构成上述读出放大电路的P沟道型或者N沟道型的配对晶体管的两个栅电极在同一活性区域中相互平行形成；上述两个栅电极的栅长被设定为上述活性区域的两端部分比中央部分长。
-
公开(公告)号：CN1315192C
公开(公告)日：2007-05-09
申请号：CN02152706.7
申请日：2002-11-20
Applicant: 松下电器产业株式会社
IPC: H01L27/108 , G11C11/34
CPC classification number: H01L27/10882 , G11C7/02 , G11C7/18 , H01L23/5225 , H01L27/10885 , H01L27/10897 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 单节点方式(开敞位线型)的动态型RAM中，以读出放大为中心左右配置了子阵。这个子阵拥有多数动态型储存元件。在位于读出放大列的左侧或右侧的子阵中，由同一行位线构成互补位线对。各个子阵中的各个位线之间的每一个间隔，配置着与这些位线平行且制成在同一配线层的屏蔽用的配线形式。这些配线形式设定了全电源电位等的固定电位。因此，有效地减少了相邻位线之间的生成干涉杂音。
-
公开(公告)号：CN1516193A
公开(公告)日：2004-07-28
申请号：CN200310123125.5
申请日：2003-12-19
Applicant: 松下电器产业株式会社
IPC: G11C11/407 , H01L27/108
CPC classification number: H01L27/1085 , G11C11/404 , H01L27/10805 , H01L27/10894 , H01L27/10897
Abstract: 一种半导体存储装置，在用存取Tr(103)及单元电容器(104)构成的DRAM存储单元中，存取Tr(103)及单元电容器(104)使用耗尽型MOSFET；与过去相比，可扩大动作余量，需要的电源数亦可比过去减少。从而可提供一种电源电压即使低电压化亦可动作，可用简单构成实现，且容易用逻辑加工形成的半导体存储装置。
-
公开(公告)号：CN1905075B
公开(公告)日：2010-08-18
申请号：CN200610106445.3
申请日：2006-07-24
Applicant: 松下电器产业株式会社
IPC: G11C17/18
CPC classification number: G11C17/12 , G11C2207/2227
Abstract: 本发明提供一种能够在待机时，以及动作时削减消耗电力的同时，存储器容量大规模化的半导体存储器件。存储单元排列(110)，以相对于相互相邻的两行存储单元一个的比例，设置源极线(SN0～SNk)。再有，对应于各源极线设置向各源极线提供比接地电位高而比电源电位低的源极偏压电位的源极偏压控制电路(121)。由源极偏压控制电路(121)，在待机期间，控制各源极线为被提供给上述源极偏压电位的状态的同时，在有效期间，控制与读出对象的存储单元非连接的源极线为被提供给上述源极偏压电位的状态。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.026 seconds)
