半导体器件及其制备方法

    公开(公告)号:CN1225797C

    公开(公告)日:2005-11-02

    申请号:CN01801134.9

    申请日:2001-05-14

    CPC classification number: H01L29/66242 H01L29/7378

    Abstract: 集电区(102)上形成有起基区之作用且由i-Si1-xGex层和P+Si1-xGex层构成的Si1-xGex层(111b),且在P+Si1-xGex层上积了会成为发射区的Si覆盖层(111a)。在基区开口部分(118)内Si覆盖层之上形成有发射区引出电极(129),它又包括形成在含有其浓度在它在单晶硅中的固溶度以下的磷的N-多晶硅层(129b)和含有高浓度磷的N+多晶硅层(129a)。抑制了高浓度的磷(P)过分地掺杂到Si覆盖层中,而将基区层内杂质的浓度分布维持得很合适。Si覆盖层的上部可含有P型杂质。NPN型双极晶体管中基区层内的P型杂质的浓度分布被维持得很合适。

    异质结场效应晶体管
    4.
    发明授权

    公开(公告)号:CN1205674C

    公开(公告)日:2005-06-08

    申请号:CN01123693.0

    申请日:2001-09-11

    CPC classification number: H01L29/7378

    Abstract: 提供一种在实现低驱动电压化的同时,可以抑制发射极、基极之间的再结合电流的减少、提高电流放大倍率等特性的异质结场效应晶体管。在Si基板10上积层Si集电极埋入层11、C含有率高的SiGeC层构成的第1基极区域12、C含有率低的SiGeC层或者SiGe层构成的第2基极区域13、包含发射极区域14a的Si空隙层14。第2基极区域的至少发射极区域侧端部,C含有率不到0.8%。因此,在发射极、基极结合部的耗尽层中,可以抑制由C引起的再结合中心的形成,维持低驱动电压性,通过降低再结合电流,实现对电流放大倍率等电特性的改善。

    半导体器件及其制备方法

    公开(公告)号:CN100346482C

    公开(公告)日:2007-10-31

    申请号:CN200510003894.0

    申请日:2001-05-14

    CPC classification number: H01L29/66242 H01L29/7378

    Abstract: 集电区(102)上形成有起基区之作用且由i-Si1-xGex层和P+Si1-xGex层构成的Si1-xGex层(111b),且在P+Si1-xGex层上设置会成为发射区的Si覆盖层(111a)。在基区开口部分(118)内Si覆盖层(111a)之上形成有发射区引出电极(129),它又包括形成在含有其浓度在它在单晶硅中的固溶度以下的磷的N-多晶硅层(129b)和含有高浓度磷的N+多晶硅层(129a)。抑制了高浓度的磷(P)过分地掺杂到Si覆盖层(111a)中,而将基区层内杂质的浓度分布维持得很合适。Si覆盖层(111a)的上部可含有P型杂质。NPN型双极晶体管中基区层内的P型杂质的浓度分布被维持得很合适。

    双极晶体管及其制造方法

    公开(公告)号:CN1398432A

    公开(公告)日:2003-02-19

    申请号:CN01801372.4

    申请日:2001-05-23

    Abstract: 本发明提供一种新型双极晶体管及其制造方法。在Si衬底的集电极层102上,顺序外延生长SiGe衬垫层151、含硼的倾斜SiGe基极层152和Si盖层153。在Si盖层153上形成具有基极开口部118的第2堆积氧化膜112和填埋基极开口部并构成发射极引出电极的P+多晶硅层115,在Si盖层153上扩散磷形成发射极扩散层153a。在生长Si盖层153时、由于采用in-situ掺杂、仅仅在Si盖层153的上部含有硼,因而减少了耗尽层154的宽度、减少了复合电流、提高了电流特性的线性度。

    双极晶体管及其制造方法

    公开(公告)号:CN1224109C

    公开(公告)日:2005-10-19

    申请号:CN01801372.4

    申请日:2001-05-23

    Abstract: 本发明提供一种新型双极晶体管及其制造方法。在Si衬底的集电极层102上,顺序外延生长SiGe衬垫层151、含硼的倾斜SiGe基极层152和Si盖层153。在Si盖层153上形成具有基极开口部118的第2堆积氧化膜112和填埋基极开口部并构成发射极引出电极的P+多晶硅层115,在Si盖层153上扩散磷形成发射极扩散层153a。在生长Si盖层153时、由于采用in-situ掺杂、仅仅在Si盖层153的上部含有硼,因而减少了耗尽层154的宽度、减少了复合电流、提高了电流特性的线性度。

    半导体器件及其制备方法
    10.
    发明公开

    公开(公告)号:CN1641885A

    公开(公告)日:2005-07-20

    申请号:CN200510003894.0

    申请日:2001-05-14

    CPC classification number: H01L29/66242 H01L29/7378

    Abstract: 集电区(102)上形成有起基区之作用且由i-Si1-xGex层和P+Si1-xGex层构成的Si1-xGex层(111b),且在P+Si1-xGex层上设置会成为发射区的Si覆盖层(111a)。在基区开口部分(118)内Si覆盖层(111a)之上形成有发射区引出电极(129),它又包括形成在含有其浓度在它在单晶硅中的固溶度以下的磷的N-多晶硅层(129b)和含有高浓度磷的N+多晶硅层(129a)。抑制了高浓度的磷(P)过分地掺杂到Si覆盖层(111a)中,而将基区层内杂质的浓度分布维持得很合适。Si覆盖层(111a)的上部可含有P型杂质。NPN型双极晶体管中基区层内的P型杂质的浓度分布被维持得很合适。

Patent Agency Ranking