-
Patent Agency Ranking
公开(公告)号：CN116566548A
公开(公告)日：2023-08-08
申请号：CN202310602558.6
申请日：2023-05-25
Applicant: 杭州电子科技大学 , 中国人民解放军93216部队
Abstract: 本发明公开了一种基于初等元胞自动机的混沌交织器及数据交织方法，方法具体步骤如下：S1，确定混沌交织器的数据分组长度、交织深度和混沌交织器系统模型；S2，设置基于初等元胞自动机的混沌交织器系统的初始参数和状态；S3，混沌交织器系统根据设定的参数迭代产生数据；S4，将生成的数据映射成为一个交织序列；S5，检查交织序列是否满足交织深度的要求，不满足则跳回步骤S3，满足则执行步骤S6；S6，得到待交织的数据，然后按照步骤S5的交织序列对数据进行交织。本发明的交织器较传统的交织器如块交织器、混沌交织器性能更优，而且参数可控、便于优化、确定参数后可快速大量的生成交织器。
-
公开(公告)号：CN118733122A
公开(公告)日：2024-10-01
申请号：CN202410738067.9
申请日：2024-06-07
Applicant: 杭州电子科技大学
Abstract: 本发明公开了基于RISC‑V的动态重构芯片及其RISC‑V指令扩展及实现方法，动态重构芯片包括：RISC‑V处理器用于执行通用RISC‑V指令完成逻辑控制等；AXI总线为RISC‑V处理器与其他模块间命令交互和数据传输提供通道；AXI Isolate用于在动态部分重构过程中，将重构区域即动态逻辑单元与整个系统隔离开；DDR控制器用于驱动外部DDR内存的读写，作为可重构芯片的主存；DMA控制器在RISC‑V动态重构扩展指令控制下，用于在无处理器参与的条件下进行数据的搬运；SD控制器用于外部扩展SD存储卡，作为可重构芯片的外存；ICAP控制器在RISC‑V动态重构扩展指令控制下，用于对动态逻辑单元执行动态重构操作；动态逻辑单元通过ICAP实现部分区域的动态重构。
-
公开(公告)号：CN116974981A
公开(公告)日：2023-10-31
申请号：CN202310772633.3
申请日：2023-06-28
Applicant: 中国人民解放军93216部队 , 杭州电子科技大学
IPC: G06F15/78 , G06F9/4401 , G06F21/57 , G06F21/60 , G06F21/64
Abstract: 本发明属于芯片设计技术领域，具体涉及基于按需重构技术的密码芯片系统及工作方法。系统包括：硬件部分包括：CPU模块、可重构硬件电路模块、接口模块、闪存FLASH和双端口SRAM；软件部分包括：芯片引导程序BIOS、操作系统、用户代码和可重构硬件电路的配置文件。本发明具有能够支持多种加解密算法以及加强加解密算法的安全性和机密性的特点。
-
公开(公告)号：CN116700797A
公开(公告)日：2023-09-05
申请号：CN202310612995.6
申请日：2023-05-29
Applicant: 杭州电子科技大学 , 中国人民解放军93216部队
Abstract: 本发明公开了一种面向信息安全应用的RISC‑V指令集扩展方法及其系统，方法包括如下步骤：1)识别出加解密算法最经常性的操作，确定扩展指令的功能；2)确定扩展指令的数据通路及其位宽；3)根据RISC‑V指令集的指令格式和指令集编码空间，确定扩展指令的格式和二进制编码。本发明有效提高了RISC‑V处理器在执行加解密算法时的运算效率以及产品的性价比。
-
公开(公告)号：CN116700796A
公开(公告)日：2023-09-05
申请号：CN202310612993.7
申请日：2023-05-29
Applicant: 中国人民解放军93216部队 , 杭州电子科技大学
Abstract: 本发明公开了RISC‑V信息安全扩展指令在五级流水结构上的实现架构及方法，实现架构包括：专用总线：用于在扩展寄存器堆与专用存储器、扩展寄存器与专用计算部件之间进行数据读取或存储；扩展指令译码部件：用于对加载指令l256、存储指令s256、模加指令、模减指令及蒙哥马利模乘指令的译码；扩展寄存器组：用于对加载指令l256、存储指令s256、模加指令、模减指令及蒙哥马利模乘指令所需的源操作数和目的操作数进行暂存；专用存储器：用于在访存阶段通过专用总线进行256bit数据的存储和读取；专用计算部件：使用模运算电路进行模加减及模乘运算。本发明能适用多种使用模运算的非对称加密算法，降低了资源消耗，提升了处理器对256bit位宽数据进行模运算的速度。
-
-
-
-
Search Results
5
records
(took 0.018 seconds)
