基于LRU缓存的解释型指令集模拟器及其指令执行方法

    公开(公告)号:CN119512563B

    公开(公告)日:2025-05-09

    申请号:CN202510073503.X

    申请日:2025-01-17

    Abstract: 本发明公开了基于LRU缓存的解释型指令集模拟器及其指令执行方法。所述模拟器包括可执行文件加载模块、指令集模块、寄存器模块、内存模块和反汇编模块。通过加载ELF文件中的程序的入口地址,按照指令执行方法完成指令模拟工作,并展示反汇编结果。所述指令执行方法,通过子缓存存储跳转指令的地址,并在跳转指令第二次出现时,将两个跳转指令间的指令块译码结果存入LRU缓存中,减少了不必要的缓存操作,最大化的利用了缓存资源。在后续译码前,直接从LRU缓存中取出译码结果,避免对一个指令块进行多次、重复译码,提高模拟器的运行效率。并基于最近最少使用策略对缓存空间进行清理。

    基于LRU缓存的解释型指令集模拟器及其指令执行方法

    公开(公告)号:CN119512563A

    公开(公告)日:2025-02-25

    申请号:CN202510073503.X

    申请日:2025-01-17

    Abstract: 本发明公开了基于LRU缓存的解释型指令集模拟器及其指令执行方法。所述模拟器包括可执行文件加载模块、指令集模块、寄存器模块、内存模块和反汇编模块。通过加载ELF文件中的程序的入口地址,按照指令执行方法完成指令模拟工作,并展示反汇编结果。所述指令执行方法,通过子缓存存储跳转指令的地址,并在跳转指令第二次出现时,将两个跳转指令间的指令块译码结果存入LRU缓存中,减少了不必要的缓存操作,最大化的利用了缓存资源。在后续译码前,直接从LRU缓存中取出译码结果,避免对一个指令块进行多次、重复译码,提高模拟器的运行效率。并基于最近最少使用策略对缓存空间进行清理。

Patent Agency Ranking