-
公开(公告)号：CN111124770A
公开(公告)日：2020-05-08
申请号：CN201911081654.0
申请日：2019-11-07
Applicant: 晶晨半导体(深圳)有限公司
Abstract: 本发明提出一种RJ45网口的硬件调试方法，包括如下步骤：S1：对PCB板进行硬件测试，若PCB板通过硬件测试，则执行步骤S2,若PCB板没有通过硬件测试，则执行步骤S5；S2：对PCB板进行环路测试，若PCB板通过环路测试，则执行步骤S3，若PCB板没有通过环路测试，则执行步骤S5；S3：对PCB板进行时序测试，若PCB板通过时序测试，则执行步骤S4，若PCB板没有通过时序测试，则执行步骤S5；S4：对PCB板进行眼图测试，若PCB板通过眼图测试，则执行步骤S5；S5：测试结束，生成测试结果；本RJ45网口的硬件调试方法能够高效的、有效的检测出RJ45网口硬件存在的问题。
-
公开(公告)号：CN109890189A
公开(公告)日：2019-06-14
申请号：CN201910120644.7
申请日：2019-02-18
Applicant: 晶晨半导体(深圳)有限公司
Abstract: 本发明提供一种静电防护方法，应用于SOC芯片，SOC芯片连接HDMI接口，HDMI接口包括差分信号线组，差分信号线组设置有一个静电阻抗元件；差分信号线组包括多个信号线，每个信号线串联有一个阻值为0欧姆的串联电阻；其中，静电防护方法具体包括以下步骤：步骤S1，去除差分信号线组的静电阻抗元件；步骤S2，将每个串联电阻的阻值提升到预设阻值。本发明的有益效果在于：通过去除差分信号线组的静电阻抗元件和提高串联电阻的阻值至预设阻值来降低成本和提高静电放电的抗干扰能力。
-
公开(公告)号：CN111026589B
公开(公告)日：2023-08-11
申请号：CN201911037762.8
申请日：2019-10-29
Applicant: 晶晨半导体(深圳)有限公司
Abstract: 本发明提出一种通过SOC测试DDR内存稳定性的方法，SOC对DDR进行读写，以DQS作为时钟，通过SOC调整DQS来找到DDR读写时DQS的Setup time和hold time，包括如下步骤：S1：通过SOC将DQS默认寄存器的值设置为B，逐个单位左移，当移动到A‑1个单位出现DDR读写错误时，取A为左边界；S2：通过SOC将DQS默认寄存器的值还原为B，逐个单位右移，当移动到C+1个单位出现DDR读写错误时，取C为右边界；S3：计算出DQS读写的Setup time和DQS读写的hold time；本通过SOC测试DDR内存稳定性的方法能够快速的测试出DDR内存的稳定性。
-
公开(公告)号：CN111026589A
公开(公告)日：2020-04-17
申请号：CN201911037762.8
申请日：2019-10-29
Applicant: 晶晨半导体(深圳)有限公司
Abstract: 本发明提出一种通过SOC测试DDR内存稳定性的方法，SOC对DDR进行读写，以DQS作为时钟，通过SOC调整DQS来找到DDR读写时DQS的Setup time和hold time，包括如下步骤：S1：通过SOC将DQS默认寄存器的值设置为B，逐个单位左移，当移动到A-1个单位出现DDR读写错误时，取A为左边界；S2：通过SOC将DQS默认寄存器的值还原为B，逐个单位右移，当移动到C+1个单位出现DDR读写错误时，取C为右边界；S3：计算出DQS读写的Setup time和DQS读写的hold time；本通过SOC测试DDR内存稳定性的方法能够快速的测试出DDR内存的稳定性。
-
-
-
Search Results
4
records
(took 0.027 seconds)
