-
公开(公告)号：CN102800332A
公开(公告)日：2012-11-28
申请号：CN201210225470.9
申请日：2012-05-22
CPC classification number: G11B5/7325 , G11B5/65 , G11B5/656 , G11B5/66 , G11B5/8404 , G11B5/855
Abstract: 本发明提供一种磁记录介质及其制造方法、以及具备这种磁记录介质或利用这种制造方法制造的磁记录介质的磁记录再生装置，所述磁记录介质在圆盘状的非磁性基板上至少具备垂直磁性层，其特征在于，上述垂直磁性层具有如下构造，即，通过实施纹理化处理，在形成有具有圆周方向成分的多个沟槽的形成面上形成FePt或CoPt纳米粒子排列体。
-
公开(公告)号：CN102800332B
公开(公告)日：2017-04-12
申请号：CN201210225470.9
申请日：2012-05-22
CPC classification number: G11B5/7325 , G11B5/65 , G11B5/656 , G11B5/66 , G11B5/8404 , G11B5/855
Abstract: 本发明提供一种磁记录介质及其制造方法、以及具备这种磁记录介质或利用这种制造方法制造的磁记录介质的磁记录再生装置，所述磁记录介质在圆盘状的非磁性基板上至少具备垂直磁性层，其特征在于，上述垂直磁性层具有如下构造，即，通过实施纹理化处理，在形成有具有圆周方向成分的多个沟槽的形成面上形成FePt或CoPt纳米粒子排列体。
-
公开(公告)号：CN1717722A
公开(公告)日：2006-01-04
申请号：CN200380104120.6
申请日：2003-10-30
Abstract: 一种垂直磁记录介质(10)，包括非磁性衬底(1)、以及至少由软磁性材料形成的软磁性底涂层膜(2)、对准控制膜(3)，其用于控制被直接设置在其上的膜的晶体对准、垂直磁膜(5)，其易磁化轴的取向一般垂直于衬底、以及保护层(6)，所述膜和层被设置在所述衬底的上方，其中所述软磁性底涂层膜表现出磁各向同性或具有取向垂直于衬底的易磁化轴。根据本发明，可以形成没有磁畴壁的底涂层膜(2)。当采用该底涂层膜时，本发明提供垂直磁记录介质和垂直磁记录和再现装置，其表现出较高的热稳定性和优良的噪音特征，并且实现了高密度记录。
-
公开(公告)号：CN100505124C
公开(公告)日：2009-06-24
申请号：CN200410089821.3
申请日：2004-11-01
Applicant: 学校法人早稻田大学 , 冲电气工业株式会社 , 东京応化工业株式会社
IPC: H01G4/33 , H01G4/06 , H01L21/822 , H01L27/04
CPC classification number: H01G4/33 , H01G4/008 , H01G4/1227 , H01G13/006 , H05K1/162 , H05K3/388 , H05K2201/0175 , H05K2201/0179 , H05K2203/016 , Y10T29/42 , Y10T29/43 , Y10T29/435 , Y10T29/49147 , Y10T29/49155 , Y10T29/49165 , Y10T29/49169
Abstract: 本发明提供不损害高密度组装衬底的电特性和尺寸特性，可内置在衬底内、并且具有充分的电容的薄膜电容器、薄膜电容器内置型高密度组装衬底、以及薄膜电容器的制造方法。制造下述结构的薄膜电容器，作为半导体布线板的内置用无源部件使用：至少具有高介电层和从上下夹住它的上部电极层和下部电极层而构成，上述上部和下部电极层的触点部引出到上述上部电极之上，上述高介电层的膜厚为200nm-50nm。
-
公开(公告)号：CN1612273A
公开(公告)日：2005-05-04
申请号：CN200410089821.3
申请日：2004-11-01
Applicant: 学校法人早稻田大学 , 冲电气工业株式会社 , 东京応化工业株式会社
IPC: H01G4/33 , H01G4/06 , H01L21/822 , H01L27/04
CPC classification number: H01G4/33 , H01G4/008 , H01G4/1227 , H01G13/006 , H05K1/162 , H05K3/388 , H05K2201/0175 , H05K2201/0179 , H05K2203/016 , Y10T29/42 , Y10T29/43 , Y10T29/435 , Y10T29/49147 , Y10T29/49155 , Y10T29/49165 , Y10T29/49169
Abstract: 本发明提供不损害高密度组装衬底的电特性和尺寸特性，可内置在衬底内、并且具有充分的电容的薄膜电容器、薄膜电容器内置型高密度组装衬底、以及薄膜电容器的制造方法。制造下述结构的薄膜电容器，作为半导体布线板的内置用无源部件使用：至少具有高介电层和从上下夹住它的上部电极层和下部电极层而构成，上述上部和下部电极层的触点部引出到上述上部电极之上，上述高介电层的膜厚为200nm－50nm。
-
Patent Agency Ranking
公开(公告)号：CN109716153A
公开(公告)日：2019-05-03
申请号：CN201880002727.X
申请日：2018-04-03
IPC: G01R31/389 , G01R31/367 , G01R31/374 , H01M10/48 , H02J7/00
Abstract: 电池模块(1)具有：电池组(2)，在该电池组(2)中串联连接有电池(30(31～33))；以及评估评价部(3)，其计算电池单元(10)的劣化度，电池模块(1)包含与电池单元(10)并联连接并构成为使阻抗特性不同的标签元件(20)，评估评价部(3)具有：测定部(42)，其测定电池组(2)的第一科尔-科尔图；第一运算部(44)，其将第一科尔-科尔图分解为电池(30)的第二科尔-科尔图；第二运算部(44)，其根据第二科尔-科尔图来计算出电池单元(10)的第三科尔-科尔图；以及第三运算部(45)，其根据第三科尔-科尔图来计算出电池单元(10)的状态。
-
公开(公告)号：CN102317508A
公开(公告)日：2012-01-11
申请号：CN201080008073.5
申请日：2010-02-17
CPC classification number: C25D3/62
Abstract: 本发明旨在得到电气特性和机械特性优异的微晶-非晶混合金合金镀膜。通过微晶相和非晶相以一定比例混合存在，得到了同时具有结晶结构和非晶结构的优点的物性。其特征在于，微晶的平均粒径为30nm以下，微晶的体积百分比为10～90％，努普硬度为Hk180以上，电阻率为200μΩ·cm以下。金本身的良好电阻率值和化学稳定性保持在可实用的程度，同时硬度和耐磨耗性提高，从而可有效用作连接器、继电器等电气或电子部件的触点材料。
-
公开(公告)号：CN100341137C
公开(公告)日：2007-10-03
申请号：CN200410087477.4
申请日：2004-10-15
Applicant: 学校法人早稻田大学 , 东京応化工业株式会社
IPC: H01L21/768 , H01L21/3205 , H01L23/52
CPC classification number: H01L21/76843 , H01L21/76801 , H01L21/76808 , H01L21/76814 , H01L21/76826 , H01L21/76831 , H01L21/76855 , H01L21/76864 , H01L21/76874 , H05K3/389 , H05K3/465 , Y10T29/49155
Abstract: 本发明提供一种半导体多层布线板的制造方法，该方法使得向基板上形成低介电常数氧化硅系层间绝缘层、通过双大马士革法形成布线形成空间、在该空间上形成由有机单分子膜构成的致密且薄的防扩散膜、向上述空间上形成布线层的这些的全部工序完全湿法化、从而使制造工序简单化、降低制造成本。在使用旋涂式玻璃材料形成于基板上的低介电常数的氧化硅系层间绝缘层中形成布线层形成空间，然后，根据需要在氧化性气氛中紫外线照射，在绝缘层表面进行处理以形成Si-OH键，然后，在上述布线层形成空间内侧使用有机硅烷化合物使使硅烷系单分子层膜密合，使用钯化合物水溶液使该单分子层膜表面催化剂化，在该催化剂化的单分子层膜中通过无电解电镀形成防铜扩散性高的电镀膜，在该防铜扩散膜上形成铜镀层，由此形成布线层。
-
公开(公告)号：CN109716153B
公开(公告)日：2022-02-08
申请号：CN201880002727.X
申请日：2018-04-03
IPC: G01R31/389 , G01R31/367 , G01R31/374 , H01M10/48 , H02J7/00
Abstract: 电池模块(1)具有：电池组(2)，在该电池组(2)中串联连接有电池(30(31～33))；以及评估评价部(3)，其计算电池单元(10)的劣化度，电池模块(1)包含与电池单元(10)并联连接并构成为使阻抗特性不同的标签元件(20)，评估评价部(3)具有：测定部(42)，其测定电池组(2)的第一科尔‑科尔图；第一运算部(43)，其将第一科尔‑科尔图分解为电池(30)的第二科尔‑科尔图；第二运算部(44)，其根据第二科尔‑科尔图来计算出电池单元(10)的第三科尔‑科尔图；以及第三运算部(45)，其根据第三科尔‑科尔图来计算出电池单元(10)的状态。
-
公开(公告)号：CN1610091A
公开(公告)日：2005-04-27
申请号：CN200410087477.4
申请日：2004-10-15
Applicant: 学校法人早稻田大学 , 东京応化工业株式会社
IPC: H01L21/768 , H01L21/3205 , H01L23/52
CPC classification number: H01L21/76843 , H01L21/76801 , H01L21/76808 , H01L21/76814 , H01L21/76826 , H01L21/76831 , H01L21/76855 , H01L21/76864 , H01L21/76874 , H05K3/389 , H05K3/465 , Y10T29/49155
Abstract: 本发明提供一种半导体多层布线板的制造方法，该方法使得向基板上形成低介电常数氧化硅系层间绝缘层、通过双大马士革法形成布线形成空间、在该空间上形成由有机单分子膜构成的致密且薄的防扩散膜、向上述空间上形成布线层的这些的全部工序完全湿法化、从而使制造工序简单化、降低制造成本。在使用旋涂式玻璃材料形成于基板上的低介电常数的氧化硅系层间绝缘层中形成布线层形成空间，然后，根据需要在氧化性气氛中紫外线照射，在绝缘层表面进行处理以形成Si－OH键，然后，在上述布线层形成空间内侧使用有机硅烷化合物使使硅烷系单分子层膜密合，使用钯化合物水溶液使该单分子层膜表面催化剂化，在该催化剂化的单分子层膜中通过无电解电镀形成防铜扩散性高的电镀膜，在该防铜扩散膜上形成铜镀层，由此形成布线层。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.044 seconds)
